Описание тега flip-flop

Описание тега Вопросы с тегом
Триггеры (FF) - это электронные устройства с двумя стабильными состояниями. Это простейшая система, способная хранить один бит информации.
0 ответов

Почему я получаю эти ошибки

МОЙ dflipflop[где он не будет искать переменные ][2] отображение списка ошибок
21 ноя '18 в 01:47
2 ответа

4-битный счетчик Verilog, спроектированный с использованием отрицательных краевых триггеров

Я очень новичок в Verilog HDL и мне нужно кодировать этот 4-битный счетчик. С помощью некоторого чтения счетчиков вверх-вниз и t триггеров я уже сделал следующий код: module up_down_4bitcounter ( out, up_down, clk, data, reset ); //Output Ports outp…
05 июн '15 в 13:28
0 ответов

Как преобразовать сигнал драйверов триггера D в сигнал драйверов триггера T и SR-flipflop (входной сигнал драйверов R)?

Предположим, у меня есть 3 D - триггеры A, B и C с соответствующими выходными сигналами: a,b и c. Сигнал, который управляет триггером C, имеет выражение Dc = (b + c)(a '+ b)(a' + c '). Теперь давайте представим, что мы хотим заменить триггеры D на т…
07 ноя '18 в 16:35
2 ответа

Как VHDL гарантирует временные ограничения

Мой вопрос, представьте, у вас есть счетчик, подключенный к выходу для регистрации. Теперь при падении / нарастании фронта регистра часов (FF) хранятся данные, а счетчик генерирует новые данные, но что, если счетчик действительно быстр и данные пост…
20 май '17 в 19:20
1 ответ

Сигнал падает до неопределенного, в то время как все связанные сигналы определены

Я пишу процесс, который должен искать каждый входящий бит, отслеживать погоду или нет, общее количество полученных единиц равно 1, и, когда придет время, нужно сравнить значение с эталонным значением. Процесс следующий: parity_tester : process(clk, …
23 мар '16 в 15:36
1 ответ

Quartus D Flip Flop с асинхронным сбросом

Мне нужен DFF с асинхронным сбросом в моей диаграмме. Есть ли у четверки? Если нет, как я могу это реализовать?
17 дек '14 в 21:21
1 ответ

Правильный способ моделирования флип-флоп

Я просматривал документ с веб-сайта Microsemi ( код Actel HDL) и обнаружил несколько реализаций триггера (синхронный, асинхронный и т. Д.). Во всех случаях автор моделировал триггеры с помощью операторов блокировки. Я хочу знать, правильны ли эти ре…
17 сен '14 в 04:24
1 ответ

DFF в verilog с задержкой

Я пытаюсь реализовать проект nand2tetris в verilog и бью стену с помощью icarus verilog. В книге они реализуют DFF как так, q(t) = d(t-1), Выход в текущее время является входом в предыдущем posedge clk, Здесь DFF Я реализовал. module Dff ( output re…
17 авг '15 в 09:33
1 ответ

SR Шлепанцы (разблокировано)

Работа SR-защелок сбивает меня с толку. Из того, что я могу сказать, выходы Q и Q 'определяются: Q = R NOR Q ' Q '= S NOR Q Где S и R - два входных бита: установить и сбросить. Я не совсем понимаю, как оба выхода определены с точки зрения другого. К…
07 апр '14 в 20:31
0 ответов

Как написать 8-битный счетчик в VHDL с кодированием потока данных (структурное)?

Я пытаюсь написать 8-битный счетчик от 0 до 99, а затем вернуться к 0, с JK триггером в VHDL, с активной программой HDL. но ничего не делать. в чем проблема? jk триггер с асинхронным сбросом: library IEEE; use IEEE.STD_LOGIC_1164.all; entity JK is p…
21 июл '18 в 13:36
1 ответ

Недооцененная 1-битная защелка (VHDL)

Я программирую N-битный невосстановительный делитель, но столкнулся с небольшой проблемой. У меня есть оперативная часть (комбинаторная) и контрольная часть (конечный автомат). Управляющая часть имеет 2 процесса FSM, 1 для обновления следующего сост…
23 дек '12 в 17:32
1 ответ

Что не так с моим D-триггером?

*** Мне жаль размещать это здесь, а не в области электротехники. Так как я новичок там, мне не разрешено размещать изображения. Отчаянные времена требуют отчаянных мер, и я уверен, что больше чем несколько человек из CS знакомы или должны были посещ…
09 окт '12 в 01:25
1 ответ

T-Flip Flop в C - Как компактировать

Flip Flop Fun Я пытался закодировать некоторые функции с помощью геймпада в c в течение некоторого времени. Когда кнопка удерживается на геймпаде, вызов vexRT[Btn4D] ("4D" означает только четвертый набор кнопок в направлении вниз) вернет либо true, …
19 ноя '15 в 19:25
1 ответ

Хранить битвектор в триггерах вместо памяти - Зубило

Я хотел бы знать разницу в использовании Reg а также Mem в долоте, и как я могу решить, какой из них выбрать в общих сценариях. Я бы предположил, что Mem является лучшей идеей при хранении большого объема данных, потому что он будет хранить данные в…
08 мар '17 в 03:46
2 ответа

SystemVerilog: SR Latch не работает правильно

Вот мое описание шлюза SR на уровне ворот: module SR_Latch_Nand(input S, R, C, output Q, QB); wire s1, r1; nand #8 n1(r1, R, C); nand #8 n2(s1, S, C); nand #8 n3(QB, R, Q); nand #8 n4(Q, S, QB); endmodule и вот испытательный стенд для этой защелки S…
02 май '17 в 20:40
1 ответ

VHDL - Поведенческая работа работает правильно, у Post Route есть проблема

Я новичок в Stackru и прошу прощения за возможную ошибку. Я работаю над VHDL и у меня проблема с Post-Place & Route. В то время как поведенческое поведение работает правильно, Post-Place & Route имеет проблему, и результат остается НЕИЗВЕСТНЫМ на вс…
22 сен '18 в 15:29
6 ответов

Оператор триггера Perl прослушивается? Он имеет глобальное состояние, как я могу сбросить его?

Я встревожен. Хорошо, так что это, наверное, самая забавная ошибка в Perl, которую я когда-либо обнаруживал. Даже сегодня я изучаю новые вещи о Perl. По сути, оператор триггера .. который возвращает false до тех пор, пока левая сторона не вернет tru…
26 янв '10 в 23:41
2 ответа

Самый чистый способ генерировать 8-соседние координаты

Я ищу способ генерировать следующую последовательность чисел (которые являются относительными координатами 8 соседей пикселя, начиная с северо-западного пикселя и заканчивая западным). Первое число - это координата y, а второе - координата x: y, x _…
23 ноя '12 в 22:56
0 ответов

Как реализовать генератор синусов с помощью Keras RSN

Мне нужно научиться пользоваться керасом. Я новичок в нейронных сетях, а также с и также Keras. Я хочу реализовать простую кодовую версию rnn и обучить ее генерации синусоидальной волны. Мне нужно контролировать количество единиц, функция активации.…
30 янв '18 в 21:12
2 ответа

Испытательный стенд для T Flip Flop с использованием D Flip Flop в VHDL

У меня есть VHDL-коды для D-триггера и T-флип-флопа, который использует его структурно: он состоит из DFF с D-входом, который T-Xored с Q, тактовым сигналом. Но мое моделирование дает мне форму волны, которая имеет выход только красной прямой линии …
07 дек '14 в 18:24