Описание тега object-test-bench

Вопросы с тегом
0 ответов

Как написать строку (отправить) маркеры стимула в e-prime для правильных и неправильных ответов

Здравствуйте, мне нужна помощь с отправкой буквенно-цифрового маркера при предъявлении стимула. Я установил порт для связи и уже успешно отправил маркеры в другую программу. Теперь я хочу отправить маркеры, если стимулы правильные или неправильные. …
23 сен '14 в 14:49
2 ответа

Испытательный стенд для T Flip Flop с использованием D Flip Flop в VHDL

У меня есть VHDL-коды для D-триггера и T-флип-флопа, который использует его структурно: он состоит из DFF с D-входом, который T-Xored с Q, тактовым сигналом. Но мое моделирование дает мне форму волны, которая имеет выход только красной прямой линии …
07 дек '14 в 18:24
3 ответа

Является ли Visual Studio 2008 Object Test Bench полезным для чего-либо?

Является ли Visual Studio 2008 Object Test Bench полезным для чего-либо? Может быть, я что-то упускаю, но кроме яркой версии непосредственного окна, не похоже, что разработчик действительно использовал бы это для чего-либо. (И сколько людей знали, ч…
07 ноя '08 в 19:49
1 ответ

Иверилог поможет комбинационный множитель сдвига

Мой код компилируется, но не выгружает файлы данных для gtkwave. Я пытаюсь реализовать комбинированный объект умножения сдвига. Я не думаю, что мой тестер правильный. module combinational_mult(product,multiplier,multiplicand); input [31:0] multiplie…
18 ноя '14 в 11:22
3 ответа

Как заставить Visual Studio 2008 Object Test Bench работать?

Я хотел бы использовать Object Test Bench в VS2008. Документы - и даже полезный текст в окне тестового стенда - скажем, щелкните правой кнопкой мыши на классе в представлении классов. Дальнейшее чтение указывает, что этот класс должен быть в проекте…
15 окт '08 в 21:10
1 ответ

Systemverilog Testbench, как бороться с настраиваемым количеством интерфейсов

У меня есть дизайн, чтобы проверить. Дизайн похож на сетевой маршрутизатор. Он имеет несколько входных интерфейсов FIFO и несколько выходных интерфейсов FIFO. Таким образом, одна и та же группа интерфейсов будет повторяться снова и снова. Пример DUT…
29 дек '16 в 19:30
0 ответов

Форма волны испытательного стенда больше не на Xilinx.... Нужно руководство VHDL

ОСНОВНОЕ ОБНОВЛЕНИЕ. НЕ БЕРИТЕ В ГОЛОВУ. Я НАШЕЛ более старую версию XILINX ISE SUITE в форме торрента. У более старой версии есть тестовая настольная волна. Я ДЕЙСТВИТЕЛЬНО НЕ НРАВИТСЯ ИХ БИЗНЕС-МОДЕЛИ ОТКРЫТИЯ НЕКОТОРЫХ ЗАЯВОК, КОТОРЫЕ СОДЕЙСТВУЮТ…
10 ноя '14 в 00:11
2 ответа

VHDL State Machine испытательный стенд

Описание: Я пытаюсь сгенерировать тестовый стенд для последовательного конечного автомата из 5 состояний, который обнаруживает 110 или любую комбинацию (2) 1 и (1) 0. Я уже написал код. увидеть ниже. У меня проблемы с испытательным стендом, что не т…
27 фев '14 в 04:19
1 ответ

VHDL Simulation Остановка сама

Я не понимаю, симуляция просто останавливается после того, как сигнал "дегустатора" становится "1", не знаю почему. В Xilinx IDE пакет тестового стенда. entity komb is Port ( reset : in STD_LOGIC; clk : in STD_LOGIC; levo_ndesno : in STD_LOGIC; doga…
20 ноя '13 в 16:01
2 ответа

Как управлять сигналом сброса для испытательных стендов VHDL?

У меня есть очень простой VHDL TestBench, который должен работать. Все мои компоненты имеют сигнал сброса, так что регистры установлены на 0, а другие компоненты правильно инициализированы... но... если я создаю общий сигнал для сброса всех компонен…
10 янв '11 в 20:15
1 ответ

verilog testbench - запись массива подмодулей в файл

Мне нужно написать массив в файл в Verilog Test Bench. массив объявлен как показано ниже в модуле stage1.v (изображение иерархии прилагается) wire [WIDTH-1:0] s1_res1_arr[0:LENGTH-1]; оно наполнено определенными значениями. в моем тестовом стенде я …
13 июн '14 в 10:21
2 ответа

Импорт функций C в System Verilog с типом файла Аргумент

Я пытаюсь импортировать функцию C в тестовый стенд System Verilog. Код для функции C показан ниже. Я хочу передать файлы в качестве аргументов. Функция в основном читает из одного файла и пишет в другой. int readmem(int z, FILE *file1, FILE *file2) …
06 фев '13 в 20:36