SR Шлепанцы (разблокировано)
Работа SR-защелок сбивает меня с толку. Из того, что я могу сказать, выходы Q и Q 'определяются:
Q = R NOR Q '
Q '= S NOR Q
Где S и R - два входных бита: установить и сбросить.
Я не совсем понимаю, как оба выхода определены с точки зрения другого. Как это сделать, если для каждого выхода необходимо определить значение другого выхода?
1 ответ
В этом и заключается смысл триггера: его результат зависит от состояния самого триггера. И поскольку все логические значения должны поступать из какого-то шлюза, это состояние может быть вызвано только наличием цикла обратной связи, шлюза, который в конечном итоге потребляет свой собственный вход.
Самая простая комбинация логических элементов, которые могут хранить состояние:
Q = NOT Q'
Q' = NOT Q
Если вы подключите к нему не два шлюза и включите их, Q либо поднимется до 1, либо упадет до 0. Предполагаемое состояние зависит от ранее существовавших зарядов и шансов. Единственная проблема с этим триггером в том, что вы не можете влиять на его состояние извне.
Вот почему защелки SR добавляют два входа R и S, чтобы принудительно Q
или же Q'
на 0. Это лучше всего иллюстрируется на примере операции защелки, которая меняет свое состояние с Q = 0
в Q = 1
:
Начните с проводов в
R = 0, S = 0, Q = 0, Q' = 1
Это стабильное состояние, вы можете легко проверить, что
Q = 0 NOR 1
а такжеQ' = 0 NOR 0
,Теперь внешний вход
S
поднимается какой-то другой схемой.R = 0, S = 1, Q = 0, Q' = 1
Это нестабильное состояние, уравнение
Q' = 1 NOR 0
не устраивает, так что ворота сразу понизят сигналQ'
до 0:R = 0, S = 1, Q = 0, Q' = 0
Это все еще нестабильное состояние, уравнение
Q = 0 NOR 0
не устраивает, так что ворота сразу поднимет сигналQ
до 1:R = 0, S = 1, Q = 1, Q' = 0
Теперь оба уравнения
Q = 0 NOR 0
а такжеQ' = 1 NOR 1
снова довольны, и состояние защелки стабильное.Наконец, внешний источник
S
можно снова опустить:R = 0, S = 0, Q = 1, Q' = 0
Еще два уравнения
Q = 0 NOR 0
а такжеQ' = 0 NOR 1
удовлетворены, состояние остается стабильным, и защелка сохранила новое значениеQ = 1
,
Все это происходит в течение доли наносекунды (ну, точная скорость зависит от используемой технологии чипа), но это происходит именно в этом порядке, независимо от того, насколько быстры или медленны компоненты. Единственное требование состоит в том, чтобы сигналы R/S оставались поднятыми достаточно долго для завершения процесса. Если это так, следующее состояние четко определяется в каждом штате.