Описание тега xilinx

Описание тега Вопросы с тегом

Xilinx - крупный бренд программируемых вентильных матриц (FPGA) и CPLD (сложных программируемых логических устройств)

3 ответа

Использование XILINX XPS с Microblaze - самый быстрый способ программирования FPGA

Я разрабатываю микроконтроллер на основе микропроцессорного микропроцессора на FPGA Xilinx. Большая часть настройки оборудования выполнена. Все, что я сейчас обновляю, - это код c, который нужно запустить на микроблэйзе. Есть ли способ в XPS не пере…

fpga xilinx virtex

04 сен '09 в 18:50

1 ответ

Внедрение PMod-ALS на плате Basys2 в VHDL

Я пытаюсь использовать ALS Pmod с платой Basys2 в VHDL. Как бы я поступил так?

vhdl xilinx

10 мар '14 в 01:51

8 ответов

Ошибка в VHDL (Xilinx): не удалось связать дизайн

Почему я получаю ошибку в VHDL для этого? Кроме того, иногда: не удается выполнить процесс, поскольку процесс ранее не выполнялся? Большое спасибо.

vhdl xilinx

12 апр '14 в 16:45

1 ответ

Как загружается uboot

Как загружается uboot для определенного встроенного устройства linux? Есть ли внутри чипа программа, которая ищет uboot внутри sd-карты, или это какая-то другая концепция?

embedded-linux xilinx xilinx-edk

27 авг '14 в 15:43

1 ответ

Ошибка при проверке синтаксиса

module mult(a, b, p); input [16:0] a; input [16:0] b; output p; wire [31:0] p; reg i; wire pv; wire bp; assign pv = 32'b0; assign bp = {16'b0,b} ; initial begin for (i = 0; i < 32 ; i = i + 1) begin if (a[i] == 1'b1) begin pv <= pv + bp; end b…

verilog xilinx xilinx-ise

14 фев '17 в 06:09

1 ответ

Как написать код для этого?

В Verilog HDL описывают аппаратное обеспечение, способное генерировать тактовую частоту f 0 приблизительно 3 Гц. Отобразите эти часы, подключив их к светодиоду LD7, чтобы проверить ваш подход. Я много пытался, но не смог получить правильный вывод. У…

verilog fpga xilinx spartan

12 ноя '15 в 19:33

1 ответ

Пример использования ARM TrustZone Secure/Normal world"на ZedBoard

Кто-нибудь знает, как реализовать пример работы TrustZone с "Безопасным миром" и "Нормальным миром", приведенный на веб-сайте документации ARM ниже на ZedBoard? Любая документация по этому вопросу (запуск TrustZone на ZedBoard) также будет полезна. …

arm xilinx trustzone

22 май '13 в 09:43

1 ответ

Предупреждения во время синтеза, не в состоянии запустить ISim

module SimpleDDS(DAC_clk, DAC_data); input DAC_clk; output [9:0] DAC_data; // let's create a 16 bits free-running binary counter reg [15:0] cnt; always @(posedge DAC_clk) cnt <= cnt + 16'h1; // and use it to generate the DAC signal output wire cn…

verilog xilinx xilinx-ise

31 янв '17 в 14:28

3 ответа

VHDL XST неправильно синтезирует

Я работал над конвейером сортировки пакетов в VHDL, используя Xilinx ISE 14.2. Чтобы сделать структуру общей, я написал несколько алгоритмов в пакете, которые будут определять, как соединять сортировочные узлы. Интересно, что когда я разрабатываю те…

vhdl xilinx synthesis

28 дек '12 в 11:59

2 ответа

Какие-либо доступные исходные коды для ПЛИС?

Я новичок в FPGA, и мне было интересно, есть ли какой-либо источник доступных конструкций для типичных алгоритмов. более конкретно, я ищу вычисления расстояния векторного внутреннего произведения или такие вещи, как сортировка и чтение и запись матр…

verilog fpga xilinx

28 дек '11 в 03:56

0 ответов

Альтернатива to_string() для VHDL 2002

Мне нужна функция, которая преобразует сигнал (число) в строку, чтобы иметь возможность отображать его на ЖК-дисплее. К сожалению, я должен использовать Xilinx ISE 14.7, потому что Spartan 6 не поддерживается в Vivado, который не поддерживает VHDL 2…

vhdl xilinx xilinx-ise

06 ноя '17 в 21:55

2 ответа

Как я могу преобразовать тип произвольной точности HLS в составной тип

Я пишу блок HLS с входом потока AXI4. Несколько слов в потоке составляют структуру, к которой я хотел бы получить доступ. Например: struct eth_header { ap_uint<48> dest; ap_uint<48> source; ap_uint<16> proto; } Я могу легко буфериз…

fpga xilinx vivado-hls

28 июн '16 в 13:38

3 ответа

Уменьшите задержку, понимая отчет Синтеза Xilinx

Я программирую набор команд 8051 в VHDL в Xilinx. После написания логики и генерации сводного отчета я увидел, что задержка составляет 13,330 нс (частота 75,020 МГц) с уровнями логики = 10. Это значение намного меньше (частота), и мне нужно его увел…

vhdl xilinx

28 окт '11 в 09:51

3 ответа

Отображение порта в Xilinx Platform Studio и чтение его в C

Я работаю в Xilinx Platform Studio, и я хочу, чтобы модуль VHDL вывел некоторые значения, а затем я хотел бы иметь возможность прочитать это значение из другой программы, написанной на C. Я думаю, что я хочу сделать, это сопоставить определенный пор…

c vhdl fpga xilinx xps

19 ноя '11 в 02:47

0 ответов

Синтезируемая задержка в состоянии VHDL FSM

В настоящее время я нахожусь в процессе написания VHDL-описания устройств, управляющих Sitronix ST7066U и ЖК-модулем 1602A-1 для Xilinx Virtex-7, используя Vivado Suite в качестве моей среды. Блок обработки сообщений моделируется с помощью FSM с дву…

vhdl delay xilinx vivado synthesis

03 авг '17 в 10:10

0 ответов

Xilinx LWIP (RAW API): как перенести данные счетчика с платы KINTEX на ПК

Я искал на форумах и не нашел решения своей проблемы, поэтому пишу здесь... Я использовал шаблон сервера LWIP Echo для передачи данных с платы на ПК. Просто я проинформирую мой дизайн: Генерация данных счетчика в плате DAQ Передача данных из DAQ в K…

sdk xilinx lwip

04 окт '18 в 10:22

2 ответа

Совместимость с плавающей точкой Xilinx MicroBlaze

У меня есть код "c", предназначенный для процессора MicroBlaze.Когда я отлаживаю код как программу на Eclipse + GCC или Visual Studio, я получаю результаты, которые хочу.Тем не менее, когда я бегу по цели, результат другой. Это происходит только для…

c gcc floating-point fpga xilinx

02 июл '14 в 06:50

0 ответов

8-битный микроконтроллер PicoBlaze с инструкциями по переходу и вызову

Я студент, и мне нужно создать 8-битный микроконтроллер PicoBlaze на основе этой документации XAPP213. У меня проблема, когда мне нужно выполнить команду перехода или вызова: Когда я прыгаю или вызываю следующую инструкцию, я вынужден быть NULL-инст…

vhdl xilinx picoblaze

06 май '15 в 07:49

1 ответ

Проблемы синхронизации при синтезировании дизайна в Verilog

Я работаю над модулем декодера на основе кодов BCH. Проект должен быть реализован на ПЛИС Virtex-7. У меня в основном три блока. Блок вычисления синдрома, блок поиска ошибок и блок поиска ошибок. Блок вычисления синдрома отлично работает на FPGA и р…

verilog fpga xilinx

11 фев '19 в 03:03

3 ответа

Программа сборки голого металла на Zynq без Vivado/SDK

У меня есть вопрос к тем, кто знаком с Xilinx Zynq и связанными с ним инструментами проектирования.... Можно ли скомпилировать и запустить C-код для Zynq 7010 ( плата разработчика Zybo), БЕЗ использования цепочки инструментов Xilinx (Vivado / SDK)? …

assembly arm xilinx vivado zynq

19 янв '17 в 20:55