Описание тега vivado-hls

Описание тега Вопросы с тегом

2 ответа

Как я могу преобразовать тип произвольной точности HLS в составной тип

Я пишу блок HLS с входом потока AXI4. Несколько слов в потоке составляют структуру, к которой я хотел бы получить доступ. Например: struct eth_header { ap_uint<48> dest; ap_uint<48> source; ap_uint<16> proto; } Я могу легко буфериз…

fpga xilinx vivado-hls

28 июн '16 в 13:38

3 ответа

Потоковые интерфейсы AXI в IP-генераторе системы Xilinx

У меня есть пример дизайна в системном генераторе для обработки изображений, который имеет одно входное изображение и одно выходное изображение. Я хотел бы отправлять данные через потоковый интерфейс AXI и экспортировать их в виде IP-ядра в IP-интег…

image-processing vivado vivado-hls

01 фев '17 в 05:33

2 ответа

Подробная временная информация о том, сколько времени занимает каждый подкомпонент (SDAccel & Vivado HLS)

В настоящее время я работаю над дизайном FPGA с использованием SDaccel (и Vivado HLS). В моем проекте есть несколько подкомпонентов, и задержка (тактовые циклы) каждого подкомпонента будет зависеть от входных данных во время выполнения (поэтому окно…

fpga xilinx latency vivado vivado-hls

03 апр '18 в 19:37

0 ответов

Прагма ошибка в Vivado HLS при синтезе

Процесс моделирования выполнен без ошибки 0, но показывает ошибку во время синтеза. Я не могу найти ошибку. Я получаю ошибку, как это в инструменте HLS во время синтеза: "В файле, включенном в E:/thaus/fact_L/facoriall/solution1/.autopilot/db/fact.p…

vivado-hls

17 апр '17 в 06:32

1 ответ

Как найти связанный объект в двоичном изображении в VIVADO HLS?

У меня есть пороговое двоичное изображение, как показано ниже: Я хочу найти все связанные объекты на изображении. Код будет принимать входной поток изображений и дает нет. подключенных компонентов в качестве выхода. Я уже реализовал это в C, где мат…

opencv image-processing fpga connected-components vivado-hls

22 янв '18 в 06:41

0 ответов

Цвет в градациях серого и фоновое вычитание в естественных условиях HLS

Я пишу проект CPP в естественных условиях, чтобы синтезировать его в FPGA. Я хочу преобразовать двухцветное изображение в оттенки серого и вычесть их, используя функцию "absDiff" в HLS. Моя главная функция в top.cpp #include <hls_video.h> #inc…

c++ fpga xilinx vivado vivado-hls

12 янв '18 в 11:30

0 ответов

Безопасный способ создания новой оболочки HDL в проекте Xilinx vivado

Если я хочу создать новую обертку, могу ли я просто удалить ее и создать новую. Есть ли еще шаги, чтобы избежать ошибок в этом процессе?

xilinx vivado xilinx-ise vivado-hls xilinx-edk

28 ноя '18 в 05:47

0 ответов

Проблемы с использованием пользовательского блока HLS в Linux, несмотря на проверенный "голый" дизайн

Я написал блок шифрования RSA в HLS (с использованием Vivado 2017.2) и пытаюсь использовать его под Linux на zedboard (Zynq 7020). Я проверил, что аппаратное обеспечение работает, и имею полностью работающий программный интерфейс с аппаратным обеспе…

linux xilinx vivado zynq vivado-hls

21 авг '17 в 20:42

1 ответ

Класс Vivado HLS с членом типа hls:: stream<int> & приводит к ошибке: "Константа" имеет несинтезируемый тип..."

Я пытаюсь понять, возможно ли создать экземпляр класса в vivado_hls, который имеет ссылочные члены hls::stream<>, чтобы я мог напрямую читать / записывать поток без необходимости передавать поток в качестве аргумента по цепочке вызовов. ПРИМЕЧАНИЕ: …

c++ vivado-hls

05 дек '18 в 21:30

1 ответ

VIVADO HLS: Как объявить "общую ширину переменной" в произвольных типах точности?

Я работаю с XILINX VIVADO HLS, в которой мне нужно запускать коды C/C++ с "Произвольными типами точности". Итак, я просмотрел темы "Произвольные прецизионные типы" в путеводителе UG902 Xilinx. Но я не совсем разбираюсь в этой теме. Я не знаю, как ин…

c vivado-hls

13 дек '17 в 05:39

0 ответов

Передача данных с SD-карты ZYBO на DDR, а затем с DDR на PL ZYBO

Я работаю над проектом, в котором мне нужно перенести файл.txt с SD-карты на DDR, а затем с DDR на PL ZYBO. Я новичок в ZYBO и не знаю, как это сделать. Пожалуйста, помогите мне с этой проблемой... Подобная проблема была опубликована здесь давным-да…

vivado-hls

03 дек '18 в 17:00

1 ответ

Почему автобус Axi lite занимает два BRAM_18K?

Ниже приведен мой простой код: void MyFunc(float input[10], float output[10]) { #pragma HLS INTERFACE s_axilite port=input bundle=BUS_INPUT const float temp[10]={ 0.0f,0.1f,0.2f,0.3f,0.4f,0.5f,0.6f,0.7f,0.8f,0.9f }; for(int i=0;i<10;i++) { output…

fpga synthesis vivado-hls

19 фев '19 в 10:05

0 ответов

Vivado HLS RTL/Cosimulation Fail

У меня проблема в Vivado HLS. Я разрабатываю ipcore, в котором вход AXI-Stream, а выход - AXI-Stream. В C Syntheseis нет проблем, а также хорошо работает в C Simulation. Но RTL/Cosimulation терпит неудачу. Моя главная функция выглядит так: void CT(p…

vivado-hls

15 дек '18 в 16:19

0 ответов

SDSoC: незаконный доступ к памяти

В настоящее время я использую Xilinx SDSoC для создания прототипа алгоритма обработки изображений. Тем не менее putText Функция openCV вызывает незаконный доступ к памяти. Кто-нибудь знает как это решить? Используются ли проблемы, связанные с версие…

vivado-hls

10 май '18 в 14:53

1 ответ

Ошибка синтеза В VIVADO HLS

Я написал C++ Program для суммирования двух чисел. Во время симуляции я получил правильный результат, но в синтезе. Solution1 /.autopilot / db / Adder.pragma.1.cpp: 1, ошибка. Пожалуйста, дайте мне знать, почему я получаю это сообщение об ошибке во …

c++ c xilinx vivado vivado-hls

16 мар '17 в 08:58

1 ответ

Vivado SDK не распознает функции внутри #include "math.h"

Я написал простой проект в Vivado SDK, чтобы протестировать мою HW-платформу, разработанную в Vivado. Моя проблема в том, что SDK не распознает функцию sin(). Я включил библиотеку "math.h" без каких-либо ошибок, программа распознает библиотеку, в ко…

c++ vivado math.h vivado-hls

11 июл '16 в 13:39

0 ответов

Как вернуться к исходному изображению в Vivado HLS?

Я пытаюсь реализовать алгоритм маркировки подключенных компонентов в Vivado HLS. Вот ссылка на алгоритм, который я использую: двухпроходный алгоритм маркировки связанного компонента. Я использую окно 3x3 в Vivado HLS и отправляю это окно в свою функ…

c++ image-processing vivado connected-components vivado-hls

22 мар '18 в 06:34

0 ответов

Почему я не могу записывать / читать из пользовательских регистров AXI lite периферийных устройств?

Я работаю с платой Zynq, в которой настраиваемое ведомое периферийное устройство AXI 4 lite создается, а затем добавляется из репозитория IP. Тогда эти блоки были успешно связаны с Run Connection Automation, Затем битовый поток был сгенерирован успе…

vhdl fpga vivado zynq vivado-hls

24 янв '18 в 15:29

1 ответ

Задержка и интервал инициирования в HLS

У меня есть дизайн в SDAccel, который показывает задержку в 33000 циклов и интервал инициализации 8. Что это значит? Означает ли это, что выход готов после 33000 циклов? Я проверил фактическое время, необходимое для вывода (сводный отчет профиля), и…

xilinx vivado vivado-hls

03 сен '17 в 19:43

1 ответ

Можно ли преобразовать исполняемый файл C в VHDL с помощью VIVADO HLS?

Как я могу преобразовать исполняемый файл C в VHDL, используя xilinx vivado HLS. У меня есть исходный код ppp (на C), который я настроил и сделал (./configure,make). Это создает исполняемый файл ppp. Я хочу преобразовать это Исполняемый файл для VHD…

c xilinx ppp vivado-hls

06 сен '16 в 17:40