Описание тега spartan

Вопросы с тегом

Spartan- это семейство FPGA компании Xilinx. Имеет разные поколения, например, Спартанец-3, Спартанец-6.

1 ответ

Как написать код для этого?

В Verilog HDL описывают аппаратное обеспечение, способное генерировать тактовую частоту f 0 приблизительно 3 Гц. Отобразите эти часы, подключив их к светодиоду LD7, чтобы проверить ваш подход. Я много пытался, но не смог получить правильный вывод. У…

12 ноя '15 в 19:33

0 ответов

Реализация интерфейса Ethernet MDIO/SMI в VHDL

Я работаю над подключением трансивера LXT972M PHY к чипу LPC2368. Я уже сделал конвертер RMII в MII, но я не могу понять, как реализовать этот двунаправленный сигнал MDIO в VHDL. Как я только что заметил, он должен управляться каким-то дополнительны…

arm vhdl fpga ethernet spartan

31 июл '15 в 17:22

1 ответ

Я хочу заказать два сигнала на один вход в VHDL

Я хочу иметь два сигнала (overflow1 и set1) для одного входа (тик). counter2 : counter generic map (border => 5, width => 4) port map (RST => RST, tick => overflow1 [...] set1, -- overflow1 and set1 are these signals enable => SW0, x …

vhdl xilinx spartan

01 авг '13 в 08:53

2 ответа

Сокращение имен типов в Java

Есть ли способ сократить имена типов в Java. Что-то похожее на typedef в C++ или похожее на использование пространств имен?Например, если у меня есть тип "org.w3c.dom.Node", и я не хочу писатьэто полное имя каждый раз, но также не хочу делать импорт…

java spartan

01 апр '12 в 09:27

1 ответ

Почему Xilinx ISE не выводит блок оперативной памяти?

Как следует из заголовка, у ISE возникают проблемы с выводом блока RAM из моего кода. wire we; reg hold = 0; reg start = 0; reg [12:0] addr = 0; reg [23:0] command = 0; reg [7:0] RAM [8191 : 0]; reg [7:0] rx_data_buffer = 0; assign we = new_rx_data …

verilog fpga ram spartan

02 ноя '16 в 22:27

1 ответ

Увеличение скорости симуляции Xilinx ISim

У меня есть большой дизайн ISim для Spartan-6, использующий около 6 IP-ядер Spartan-6 FPGA. Он должен работать в течение времени моделирования 13 секунд, но в настоящее время требуется 40 секунд, чтобы запустить время моделирования 1 мс. В течение 1…

vhdl simulation fpga xilinx-ise spartan

01 май '16 в 19:34

0 ответов

Не удалось открыть кабель JTAG

Я использую плату Atlys Spartan-6 xc6slx45. Я не могу записать битовый файл с помощью SDK. Когда я пытаюсь запрограммировать FPGA, отображаются следующие ошибки: Программа FPGA не удалась Ошибка подключения к плате Не удалось открыть кабель JTAG Цел…

fpga xilinx spartan xilinx-edk

09 апр '15 в 15:05

3 ответа

Как взять образцы с помощью FPGA?

Я хочу взять образцы цифровых данных, поступающих извне в FPGA spartan 3. Сначала я хочу взять 1000 выборок / сек. Как выбрать тактовую частоту в VHDL-кодировании? Благодарю.

vhdl fpga spartan

08 авг '13 в 04:34

1 ответ

Использование выхода DCM Locked в FPGA Spartan 3

Я использую DCM на FPGA Spartan-3, который имеет LOCKED выходной сигнал. Мне нужно распределить мои часы, когда они будут готовы, иначе они должны быть равны нулю. Есть ли проблема с определением сигнала "CLKOUT and LOCKED", который используется дру…

vhdl fpga spartan

29 авг '18 в 12:38

2 ответа

Как запустить проект Arduino на FPGA

У меня есть проект Arduino, и я хочу запустить его на FPGA (я предпочитаю спартанскую доску), но я не знаком с методом, выполняющим что-то подобное. Может кто-нибудь мне помочь?

arduino fpga xilinx spartan

27 ноя '13 в 10:22

1 ответ

SPI между двумя FPGA

Я пытаюсь связать две FPGA (SPARTAN 3E Starter Kits) с SPI. Моя основная цель - реализовать систему передачи голоса с использованием встроенных АЦП и ЦАП (АЦП одного комплекта и ЦАП другого комплекта), но сейчас я даю аналоговые значения на вход АЦП…

vhdl fpga spi spartan

13 май '15 в 00:50

1 ответ

Baysis2 Порты клавиатуры всегда высокие

Я пытаюсь создать систему паролей с FPGA baysis2 и Verilog, который проверяет пароль, который вводится с клавиатуры. Мне нужно убедиться, что моя клавиатура работает должным образом, так как она выглядит немного странно. Мне сказали, что лучший спос…

keyboard verilog fpga xilinx-ise spartan

23 ноя '15 в 08:49

1 ответ

Код VHDL не работает на борту, но работает на симуляции

Я работаю над проектом с использованием VHDL для настройки FPRGA Board Spartan 3E. что мне нужно сделать, так это гениальная головоломка, в моем основном коде есть конечный автомат для управления логикой. все работает хорошо, когда я симулирую код с…

vhdl fpga xilinx xilinx-ise spartan

27 ноя '16 в 16:12

1 ответ

Код для проверки PS /2 на Verilog

У меня клавиатура Logitech с подключением PS /2. У меня также есть fpga Baysis2, который я хотел бы использовать для чтения ввода с клавиатуры. Проблема в том, что клавиатура не получает питания. Возможно, я ошибаюсь, но ни один из индикаторов на кл…

keyboard verilog fpga spartan ps2

20 ноя '15 в 22:04

0 ответов

Получить результат функции IP-Core на простом проводе

Я использую следующий код, чтобы просто умножить и затем добавить числа FPU, используя IP-ядра. module main( input clk, output [63:0] tempO ); `define ltra 6000 reg [63:0] dy =64'h4059000000000000; reg [63:0] x =64'h3fe0000000000000; wire [63:0] tem…

verilog fpga xilinx fpu spartan

22 фев '15 в 14:28

1 ответ

Получение данных от RS232, VHDL

Я использую компонент ссылки интерфейса RS232 из https://reference.digilentinc.com/reference/programmable-logic/nexys-2/start и пример кода, который: ------------------------------------------------------------------------- -- main.vhd -------------…

serial-port vhdl xilinx state-machines spartan

19 май '17 в 18:49

2 ответа

Реализация FIFO - VHDL

Я столкнулся с еще одной трудностью при создании экземпляра кода fifo в моем верхнем модуле. Я хочу сохранить некоторый набор данных, скажем "ДОБРО ПОЖАЛОВАТЬ В МИР ПЛИС", из моего последовательного порта (принимающей подсистемы), а затем я хочу пол…

vhdl fpga fifo spartan

04 июл '17 в 09:29

1 ответ

Чдир не работает на Spartan 6 SP605 FPGA

Я работаю над проектом, в котором используется комплект Spartan 6 FPGA eval. У меня проблема в том, что при попытке изменить каталог на CF-карте программное обеспечение не может создать рабочий стек. Это каталог "a:\\setup", который передается в фун…

fpga xilinx chdir spartan

14 дек '12 в 17:35

1 ответ

Доступ к Spartan-6 ODDR и другим проектам библиотеки selectIO в ISE

Я пишу программу для связи с DVI-кодеком на плате SP605. Однако у меня возникают проблемы с выводом дифференциального тактового сигнала на кодек DVI, который требуется, и, похоже, мне нужно использовать ODDR2 для этого. Несмотря на упоминание, я не …

vhdl clock xilinx spartan

18 ноя '15 в 15:17

0 ответов

SP605 Spartan 6 адресация DDR3

Следующий пост довольно длинный, но поскольку у меня были проблемы с тем, чтобы плата SP605 должным образом взаимодействовала с DDR3 уже более месяца, надеюсь, это будет полезно для других в той же ситуации, в которой я нахожусь. Я вполне уверен, чт…

memory interface verilog xilinx spartan

06 янв '16 в 01:22