Описание тега amba
Усовершенствованная архитектура шины микроконтроллера ARM (AMBA) включает (среди прочего) типы межсоединений APB, AHB и AXI, обычно встречающиеся в процессорах ARM.
2
ответа
Какие-нибудь встроенные методы Linux для устройств типа AXI-Burst?
Мне нужно общаться с устройством FPGA на основе интерфейса AXI-пакета. Как можно получить доступ к такому устройству через Linux, не используя DMA? Burst является неотъемлемым свойством стандарта AXI, которое обычно должно запускаться автоматически …
13 мар '14 в 09:06
2
ответа
Кэш-порты L1 в процессорах ARM Cortex
Я сделал некоторые исследования, но не смог найти много информации. Я хотел бы знать, сколько портов L1 для чтения и записи L1 имеют встроенные процессоры ARM и насколько широки порты. В частности, меня интересуют Cortex-A8, Cortex-A9 и Cortext-A15.…
08 окт '12 в 17:05
1
ответ
Проблема реализации протокола отслеживания MESI
У меня есть вопрос протокола MESI. Предположим, что у меня есть два ядра (ядро 1 и 2), и каждое ядро имеет свой собственный кэш l2. Когда два ядра имеют одинаковые данные и строки кэша находятся в состоянии S, это означает, что они оба имеют чисты…
09 фев '19 в 18:44
1
ответ
Включенный мост SDRAM Cyclone V заблокирован
У меня есть плата разработки DE10-Nano Cyclone V с 1 ГБ внешней оперативной памяти DDR3 от Terasic, и я хочу реализовать драйвер, который может управлять связью между Linux, работающим на процессоре ARM Cortex-A9, и матрицей FPGA Циклон В. С dma_all…
30 сен '17 в 14:23
0
ответов
AMBA AXI Brust Operation
Я строю модули DMA для моего OJT. Что мне любопытно, так это то, кто несет ответственность за охрану границы 4KB в Address Channel. На мой взгляд, поскольку подчиненный компонент несет ответственность за вычисление следующего адреса в операции Brust…
14 фев '18 в 02:46
0
ответов
Я не могу понять разницу этого сингла в протоколе Ahb Hready против Hreadyin против Hreadyout
Я прочитал спецификацию протокола AMBA 3 AHB-Lite и не могу понять сигналы готовности и отказа. Могу ли я попробовать hreadyout из hreadyin? например, hreadyout<=hreadyin? У меня есть один хозяин и несколько рабов. Что мастер делает с Hready? Я не м…
17 янв '18 в 19:15
1
ответ
Два главных компонента, управляющих одним и тем же ведомым устройством (назначение адресов), Intel Quartus Prime Platform Designer (Qsys)
Я делаю проект с использованием DE1-SoC (FPGA + ARM Cortex A9). Вы можете увидеть часть дизайна (Qsys, дизайнер платформы) здесь Оперативная память (RAM, image_memory) осваивается двумя разными мастерами. Один из мастеров хорошо известен как h2f_lw_…
13 сен '18 в 13:04
1
ответ
Почему мастер увеличивает адрес в передаче пакета AMBA AHB?
В пакетном режиме AHB ведущее устройство должно указать только начальный адрес, а ведомое устройство должно рассчитать оставшийся адрес. Но на рисунке ниже (из спецификации AHB) адрес увеличивается на вывод HAddress для каждого такта. Зачем? Я ошибс…
09 янв '17 в 04:49
1
ответ
Как сделать ACLK-ориентированную передачу данных
В спеке потока AXIS ACLK определяется как: Глобальный тактовый сигнал. Все сигналы дискретизируются по переднему фронту ACLK. Это означает, что предполагается, что ведущий и ведомый AXIS получают один и тот же ACLK. Можете ли вы помочь понять следую…
20 май '18 в 03:15
1
ответ
Пример расширения LEON SOC с помощью пользовательского периферийного устройства, AMBA AHB Slave
Кто-нибудь здесь расширял софткор LEON3 с кастомным hw? Я ищу простой пример, как добавить пользовательские периферийные устройства к шине AMBA AHB
09 янв '11 в 13:19
0
ответов
О CoreLink NIC400
У меня есть подсистемы AXI, которые должны поддерживать несколько IP-адресов. Эти IP-адреса имеют подключение AXI4 или AXI4-Lite. Будет несколько мастеров с подключением AXI4 или AXI4-Lite. Также будет несколько подчиненных, которые будут иметь AXI4…
16 мар '15 в 11:23
0
ответов
Протокол AMBA AXI Дополнительная информация управления
Недавно я изучал архитектуру автобусов AMBA на своем рабочем месте. Я застрял на Addiitonal Control Information. Именно поддержка кеша - это то, что я застрял. Когда вы смотрите в разделе 5.1 Поддержка кеша, ARCACHE[3:0] и AWCACHE[3:0] выходят и гов…
16 янв '18 в 08:37
1
ответ
Какое минимальное количество тактов для чтения и записи с AXI4Lite
Мне интересно, каково минимальное количество тактов для простого доступа к шине AXI4Lite. Я думаю, что это 4, но я не уверен.
03 май '17 в 15:23
1
ответ
AXI4- объяснение относительно транзакции, передачи данных, серий и ударов
Я немного запутался относительно отношений между вышеупомянутой концепцией. Является ли пакетная передача только типом транзакции AXI> Может ли она потребовать больше одной тактовой транзакции? Какой именно ритм? он содержит адрес и данные?
30 авг '16 в 09:54
0
ответов
MT7621 Soc Crypto Engine - IRQ не отображается
Я использую последнюю версию прошивки магистрали Openwrt (ядро 4.3) и успешно скомпилировал драйвер для своего CryptoEngine, внутреннего ускорителя ipsec MT7621 Soc (который, насколько я понял, находится на внутренней шине под названием AMBA / APB).…
29 дек '15 в 12:25
0
ответов
Может ли 8-битная шина apb3 получить доступ к байтам, не выровненным по словам, в периферийном устройстве fpga?
Я пытался сделать периферию ПЛИС с почти 128 различными байтами для своего пространства регистров. Я использую 32-разрядную систему mss, которая подключена к периферийному устройству FPGA через 8-битную шину DWIDTH apb3. Каждый раз, когда я пытаюсь …
04 янв '19 в 17:22
1
ответ
Инструкция JTAG для доступа к регистрам ARM-Cortex-M4
У меня есть отладочный зонд, который позволяет мне выполнять операции JTAG (инструкции и сканирование данных). Имея это, я хотел бы знать, как мне добраться до регистров MCU, зная, что используемый мной SOC реализует порт отладки JTAG, определенный …
19 фев '16 в 22:03
0
ответов
AXI не выровненные переводы
Может ли кто-нибудь предоставить имитацию волн AXI без выравнивания передачи? Я прочитал пятнышко AXI4 и до сих пор не ясно, что такое передача без выравнивания, чем она отличается от выравнивания передачи.
25 ноя '18 в 04:58
2
ответа
AXI автобус в Wrabone Wrapper
Может ли кто-нибудь рассказать мне о шине AXI и ее сигналах. Я также хотел бы знать об AXI-шине для обертки на шине желоба, чтобы реализовать ее в VHDL. Я смотрю на реализацию регистра в FPGA, а затем даю соответствующие команды от LINUX для управле…
20 ноя '14 в 23:10
1
ответ
Согласованно понимать программно-аппаратное взаимодействие с DMA и шинами.
Я получил некоторый уровень знаний по нескольким компонентам (включая программное и аппаратное обеспечение), которые участвуют в общих транзакциях DMA на платах на основе ARM, но я не понимаю, как все это идеально интегрировано, я не нашел полной по…
17 фев '15 в 21:40