Описание тега intel-fpga

Описание тега Вопросы с тегом

Intel FPGA - формально известная как Altera - которая полностью принадлежит Intel, является основным брендом программируемых вентильных матриц (FPGA).

1 ответ

Причина существования lpm_constant

В настоящее время я анализирую конкретную программу FPGA Verilog и наткнулся на IP-ядро lpm_constant, предоставленное Altera.Единственное, что он делает - это обеспечивает постоянное значение для шины.Мой вопрос заключается в том, почему следует исп…

24 фев '18 в 09:23

0 ответов

Попытка установить драйвер de5a_net_i2 с помощью 'aocl install', но не удалась

Я пытаюсь установить драйвер для DE5-NET FPGA. Я использую Intel FPGA SDK для OpenCL 16.0 в Ubuntu 16.04. aoc --list-boards дает вывод de5a_net_e1 Однако после этого шага, когда я пытаюсь запустить aocl install я получил aocl install: Running instal…

linux opencl intel fpga intel-fpga

12 мар '19 в 11:49

0 ответов

Изменение конфигурации FPGA DE10-nano по умолчанию

Я работаю с программным обеспечением Linux на плате DE10-nano, и мне нужно выполнить небольшую модификацию конфигурации FPGA по умолчанию (добавить подтягивания на линиях GPIO). В руководстве пользователя указывается DE10-Nano System CD\Demonstratio…

intel-fpga

22 июл '19 в 18:12

1 ответ

драйвер не находит свойство в дереве устройств во время инициализации linux

Я пытаюсь поднять плату на базе Cortex A9 (Arria V). Во время инициализации драйвер cadence-qspi жалуется, что не может найти свойство соответствующего узла в дереве устройств и не может инициализироваться. Когда я смотрю на представление DT, особен…

linux-kernel embedded device-tree intel-fpga

28 янв '20 в 17:35

1 ответ

встроенная проблема сборки / загрузки Linux

Я пытаюсь скомпилировать Linux для двухъядерного устройства ARM Cortex A9. Во время загрузки я получил следующие отпечатки на UART, которые показывают некоторые проблемы с синхронизацией при запуске Core-1. Я помню, что включил мульти-программирован…

linux-kernel embedded-linux buildroot busybox intel-fpga

15 сен '19 в 14:51

1 ответ

Как разделить память (SDRAM) между HPS и FPGA в Cyclone-V?

Я хочу разделить память между HPS и FPGA в Cyclone-V. Я создал экземпляр интерфейса "sdram_slave" в Qsys(Platform Designer) с помощью avalon master и всего остального. Я хочу отправить base_address памяти в SDRAM от HPS к FPGA, чтобы FPGA могла чита…

c ram intel-fpga soc

25 сен '19 в 19:36

0 ответов

Простой и эффективный код FFT C или C++ для реализации HLS

Я работаю над своим проектом, он связан с обработкой речи. Мне нужно реализовать части проекта на плате Intel FPGA с использованием компилятора Intel HLS, который преобразует код C в код RTL для реализации FPGA. Мне нужно преобразовать сигналы време…

c++ c fft implementation intel-fpga

28 окт '19 в 10:11

2 ответа

Прошивка / запуск Altera Cyclone IV с OpenOCD

Я хотел бы запустить IP-адрес Altera Cyclone IV с OpenOCD. Независимо от того, какой файл мне нужен из quartus, но выполнение должно выполняться OpenOCD. Я сейчас пытаюсь сделать это с помощью файла sof. Тот, который Quartus использует для программи…

fpga intel-fpga openocd flashing

29 окт '19 в 01:22

1 ответ

Как написать приложение Thread в файле DO Model-sim 10.5c с помощью TCL?

У меня есть логика FPGA, которая содержит функции Logic-A и Logic-B. Мне нужно создать два потока в файле DO (TCL) для передачи данных на входы FPGA. Поток 1: входы FPGA. '#sim:/tb_uut/uut/DATA_IN 1F 00' Поток 2: Предоставьте входные данные для B_IN…

tcl fpga modelsim intel-fpga

22 ноя '19 в 15:05

1 ответ

Впервые в VHDL / MODELSIM: невозможно скомпилировать компонент [(vcom-1576), ожидающий END.]

Я приходил сюда из-за проблем с C и / или Java. Сейчас я изучаю VHDL, и сейчас я застрял в очень маленькой проблеме. Я подумал, может быть, свежий взгляд может дать мне решение. Я так близок к тому, чтобы это понять. Это простой 1-БИТНЫЙ ADDER [отли…

compiler-errors vhdl fpga modelsim intel-fpga

18 сен '19 в 20:58

0 ответов

Где синтаксическая ошибка в моем коде VHDL?

Я пишу генератор прямоугольных сигналов в vhdl, я просто был сбит с толку, почему я получаю синтаксическую ошибку в моем объявлении LUT (строка 21). Я потратил часы, пытаясь найти свою ошибку, комментируя определенные фрагменты кода и включая разные…

syntax vhdl hardware fpga intel-fpga

18 ноя '19 в 01:58

1 ответ

Что за файл для пассивной параллельной загрузки Cyclone 10 FPGA?

Полный noob FPGA, так что будьте осторожны, пожалуйста. У меня Cyclone 10 CL006 подключен к микроконтроллеру.Хотите загрузить его методом "Fast Passive Parallel".Мой инженер FPGA отправил два файла: .sof и.rpd..Rpd кажется подходящим для этой задачи…

fpga intel-fpga

02 янв '20 в 02:43

1 ответ

Выведение истинного двухпортового ОЗУ (совместимого с Xilinx и Intel) в Verilog

Я попытался написать свой собственный двухпортовый модуль памяти, надеясь, что он будет считаться BRAM: module dp_async_ram (clk, rst, rd0, rd1, wr0, wr1, in1, in0, out1,out0, addr0, addr1); parameter DEPTH = 16; parameter WIDTH = 8; parameter ADDR …

verilog fpga xilinx intel-fpga

20 фев '20 в 11:22

0 ответов

Как отправить файл .txt с HPS на FPGA в DE1-SoC

Я работаю с Altera Cyclone V DE1-SoC. Я хочу использоватьFPGAкак ускоритель. Что я собираюсь сделать, так это передать набор данных в.txt с моего компьютера на HPSи отправьте набор данных в FPGA для выполнения некоторых вычислений, например, для пол…

fpga intel-fpga

11 мар '20 в 18:02

2 ответа

Включение светодиода от переключателя

Я изучал Verilog с Quartus II от Altera в сочетании с платой terASIC DE10, но теперь происходит что-то неожиданное. Для отладки я провожу светодиод через переключатель, и между ними я вставил модуль:switch-module-led Код модуля приведен ниже, где зн…

verilog intel-fpga

27 мар '20 в 20:04

1 ответ

Программа исключения Гаусса не работает параллельно - OpenCL

Я уже некоторое время пытаюсь выполнить параллельную реализацию процесса исключения Гаусса. Кажется, что ядра игнорируют установленные барьеры, выполняя все операции, которые могут, И ЗАТЕМ позволяет следующему ядру делать свою работу. Но мне нужно,…

c opencl gaussian intel-fpga barrier

08 апр '20 в 21:25

1 ответ

Существуют ли специфические для инструментов Vivado и Quartus определения, которые RTL может использовать для предварительной обработки?

У меня есть проект, который необходимо встроить как в цепочку инструментов Xilinx Vivado, так и в цепочку инструментов Quartus. В дизайне у меня есть IP-адрес домена, пересекающий часы, который специфичен для поставщиков. Есть ли стандартное определ…

fpga vivado quartus intel-fpga

15 апр '20 в 19:32

0 ответов

Intel FPGA OpenCL: выявить причину низкой тактовой частоты ядра

Я реализую проект OpenCL для ПЛИС Intel Cyclone V. Он основан на модифицированной версии стандартного OpenCL BSP Terasic DE10. Модификация содержит подключение к плате внешнего аналого-цифрового преобразователя, подключенной к плате FPGA, для которо…

opencl fpga quartus intel-fpga

11 сен '19 в 15:14

1 ответ

Как отобразить десятичный эквивалент (0-63) на двух 7-сегментных дисплеях, используя 6 переключателей в качестве битов?

Недавно я провел тест навыков, в котором проблема была описана как: "Создайте файл.v (verilog hdl), который использует sw [6:1] для представления от 0 до 63 на 7-сегментных дисплеях hex2 и hex1 при отображении"-"для любого числа, кратного 4". Я зако…

verilog quartus intel-fpga

04 окт '19 в 21:40

1 ответ

Как исправить ошибку (10170): синтаксическая ошибка Verilog HDL в <имя файла> рядом с текстом "("; ожидание ";"

Я пытаюсь создать экземпляр ядра NiosII в Quartus II и получаю следующее сообщение об ошибке компиляции: Error (10170): Verilog HDL syntax error at myNiosII_inst.v(1) near text "("; expecting ";" я добавил myNiosII.qip а также myNiosII_inst.v файлы …

verilog system-verilog quartus intel-fpga nios

12 ноя '19 в 18:01