Я хочу заказать два сигнала на один вход в VHDL

Question

Я хочу заказать два сигнала на один вход в VHDL

Я хочу иметь два сигнала (overflow1 и set1) для одного входа (тик).

counter2 : counter
generic map (border => 5, width => 4)
port map (RST => RST,
       tick => overflow1 [...] set1, -- overflow1 and set1 are these signals  
   enable => SW0,
       x => count2,
   overflow => overflow2);

так что я хочу заполнить пробел там. Я надеюсь, что вы можете понять мою проблему. Спасибо

0

vhdl xilinx spartan

Источник

user2618290 01 авг '13 в 08:53

1 ответ

Другие вопросы по тегам vhdl xilinx spartan

user2352082 01 авг '13 в 09:02 2013-08-01 09:02 · Answer 1 · 2013-08-01 09:02

Предполагая, что галочка является входным портом, а overflow1 и set1 являются std_logic, тогда в VHDL-2008 вы можете сделать overflow1 or set1,

В предыдущих версиях VHDL, таких как VHDL-2002 и ранее, вы должны сделать внутренний временный сигнал, такой как temp <= overflow1 or set1и используйте это для управления портом.