Увеличение скорости симуляции Xilinx ISim

Question

У меня есть большой дизайн ISim для Spartan-6, использующий около 6 IP-ядер Spartan-6 FPGA. Он должен работать в течение времени моделирования 13 секунд, но в настоящее время требуется 40 секунд, чтобы запустить время моделирования 1 мс. В течение 13 секунд он также запишет 480000 24-битных std_logic_vectors в текстовый файл.

Это равняется времени выполнения 144 часов, чтобы запустить всю симуляцию (почти неделю!).

Есть ли способ, например, увеличить размер шага или отключить настройки для построения формы волны и т. Д., Или любые другие настройки, которые я могу использовать для увеличения скорости моделирования?

До сих пор я пытался не строить график формы волны, но, похоже, он на самом деле не увеличивает скорость.

Спасибо большое

Answer 1

Да, добавление сигналов к форме сигнала замедляет работу каждого симулятора... но выполнение таких длительных симуляций всегда создает ГиБ данных и занимает часы или дни.

Вы можете проверить свой код и:

• улучшить списки чувствительности для сокращения циклов расчета
• некоторые IP-ядра имеют быстрый режим симуляции, который можно включить с помощью общего параметра.

Но в целом есть только одно решение: использовать другой симулятор. Особенно один с оптимизацией. (Может быть отключено или ограничено в бесплатных изданиях) Например:

• GHDL - с открытым исходным кодом и довольно быстро
• QuestaSim / ModelSim
  ModelSim, например, включен в Altera Quartus Prime (WebPack) бесплатно в версии для начинающих.
• Active-HDL
  Active-HDL Student Edition можно использовать бесплатно. Альтернативно, это включено в Алмаз Решетки.

PS 40 секунд в течение 1 мс (25 мкс в секунду) очень быстро. Мои симуляции интеграции обычно вычисляют 20 нс в секунду. Так ты в 1000 раз быстрее)