Описание тега system-generator

Вопросы с тегом
2 ответа

USRP2 проблема переполнения

Я пытаюсь захватить образцы wlan от gnuradio-companion. Я настроил USRP Soource со следующим: Ch0 Gain = 50 дБ адрес устройства: 192.168.10.3 Центральная частота: 2,437 ГГц Частота дискретизации: 11M Но когда я выполняю модель, я получаю сообщение O…
30 авг '11 в 12:16
3 ответа

Целочисленное преобразование в двоичное в Simulink

Это может выглядеть повторением моего предыдущего вопроса. Но я думаю, что нет. Я ищу технику для преобразования сигнала в десятичном формате в двоичный формат. Я намерен использовать блоки Simulink в библиотеке Xilinx для преобразования десятичного…
18 июн '11 в 14:30
1 ответ

Конфигурация системного генератора для Xilinx Co Simulation

Я работаю над симуляцией в Simulink с использованием 2012a или 2011b и System Generator 13.1. При сборке библиотечного блока для загрузки оборудования на zynq fpga я настраиваю системный генератор как "Аппаратный симулятор", все на этом этапе работа…
02 дек '12 в 20:33
0 ответов

Сжатие импульсов генератора системы Xilinx

Я делаю модель системного генератора для сжатия импульсов радара, используя HW Cosimulation of Spartan 6. В Интернете есть три исследовательские работы, которые близки к тому, что я хочу найти. Вы можете увидеть модели в исследовательской работе. Дв…
22 янв '14 в 02:56
1 ответ

Ошибка при генерации списка соединений в Simulink

Я пытался создать список соединений из простой модели в Simulink. Я могу запустить симуляцию (используя sysgen). Когда я пытаюсь создать список соединений, он выдает ошибку: " * ОШИБКА * Ошибки возникли при создании списка соединений. Ошибка при исп…
30 июн '11 в 07:28
1 ответ

Функция фиксированной точки в MATLAB

Когда я использую simulink, появляется следующее предупреждение Warning: Support for ver('fixpoint') will be removed in a future release. и функция фиксированной точки очень важна для моей работы (работа с системным генератором) Пожалуйста, кто-нибу…
23 апр '16 в 23:41
1 ответ

Системный генератор Matlab: ошибка с черным ящиком

Я использовал блоки генераторов системы Xilinx в Matlab. Я просто использовал только черный ящик с входом и выходом. Код для черного ящика очень прост и корректно работает с ISE design suite library IEEE; use IEEE.STD_LOGIC_1164.ALL; use ieee.numeri…
14 май '16 в 02:13
1 ответ

Последовательная установка модулей Verilog

Я пытаюсь реализовать алгоритм на аппаратном (ZedBoard), который имеет несколько модулей. Есть верхний модуль, и я создам все эти несколько модулей внутри верхнего модуля. Примерно от 9 до 10 модулей, из которых 3 должны работать одновременно, остал…
04 ноя '18 в 19:54
0 ответов

Аппаратная совместная симуляция с использованием Digilent Atlys FPGA является медленной

Я использую плату FPGA Atlys от DIGILENT для обработки изображений, но сталкиваюсь с одной проблемой: когда я занимаюсь программным совместным моделированием с использованием черного ящика, я получаю вывод очень скоро, т.е. в течение 1 минуты, но ко…
21 фев '14 в 08:31
1 ответ

Как получить абсолютное число в Xilinx Simulink?

Мне нужно получить абсолютный сигнал в Xilinx Simulink. Я могу использовать блок mcode и написать код matlab для его достижения. Но просто любопытно, есть ли лучший способ сделать это. Я очень новичок в использовании Simulink(Xilinx). Есть ли блок а…
07 май '11 в 09:49
1 ответ

Проблема с параллельным блоком в Simulink

Я пытаюсь преобразовать входное слово, выходящее из демодулятора DQPSK (тип: UFix2_0), в последовательный поток. Поэтому я использую параллельный к последовательному блоку библиотеки Xilinx в Simulink. Но я не могу использовать блок, я получаю следу…
18 июн '11 в 11:46
1 ответ

Настройте тактовый сигнал для черного ящика в Simulink/System Generator

Я использую код VHDL, чтобы сделать однократный таймер в Simulink "черным ящиком" System Generator. Модуль заключает, что вход: clk, en, триггер, задержка и выход: плюс. Теперь я хочу использовать System Generator для реализации на Zynq 7020 и испол…
15 июн '18 в 10:02
1 ответ

Матричное умножение двух комплексных векторов в Simulink

На самом деле два вопроса, но я бы хотел сделать их более наглядными: Я реализую модулятор, который включает в себя умножение матриц сложного вектора: Просто чтобы привести пример: cck_encoding_table(1,:)= [ 1j 1 1j -1 1j 1 -1j 1 ]; cck_encoding_tab…
09 май '11 в 22:34
1 ответ

Инструмент для мониторинга последовательного порта в USRP2

Я работаю над USRP2 и хотел бы прочитать отладочные сообщения. На задней панели есть последовательный порт. Я подключаю стандартный USB к 3.3v последовательному преобразователю уровня. Но я не уверен, какой инструмент использовать для чтения сообщен…
15 июл '11 в 12:20
0 ответов

Схема FPGA для 2D свертки

Я пытаюсь сделать схему, которая рассчитывает 2D свертки. Это процесс: http://www.songho.ca/dsp/convolution/convolution2d_example.html Я использую Xilinx System Generator, чтобы сделать быстрый дизайн и иметь возможность протестировать его за коротк…
28 май '18 в 13:53
0 ответов

не отображается задержка выборки времени при запуске файла битового потока в vivado lab edition? Я использую плату ZCU111 для оценки

Я пытаюсь визуализировать задержку выборки времени, используя плату FPGA ZCU111. Я создал проект in vivado, используя сгенерированный системой IP. Чтобы обеспечить вход для IP, я использовал VIO(виртуальный ввод/вывод), выход которого идет как вход …
04 май '22 в 15:07