Описание тега ice40

Вопросы с тегом

1 ответ

Как использовать BRAM, если он не нужен модулю?

Я работаю над (на первый взгляд) простым проектом в качестве учебного упражнения: подключение дисплея PMOD 96x64 на базе SSD1331 через iCEstick (FPGA Lattice iCE40HX-1k) к ПК, чтобы я мог отправить некоторое изображение в кодировке RGB565 через USB …

fpga yosys ice40

24 дек '18 в 08:08

1 ответ

Невозможно создать тактовый сигнал на Lattice ICE40 FPGA

Я пытаюсь создать тактовый сигнал с частотой 1 Гц на ПЛИС решетки ICE40. Я пишу свой код в Verilog и использую программное обеспечение Lattice Radiant. Этот тактовый сигнал с частотой 1 Гц будет использоваться для создания прямоугольной волны. Однак…

verilog fpga clock lattice ice40

22 янв '19 в 16:12

0 ответов

Может ли каскад LUT использоваться одновременно с несущей цепью в FPGA iCE40 какими-либо инструментами?

Я пытаюсь построить следующее: CO | /carry\ ____ s2 ---(((---|I0 |------------ O +------+((---|I1 | | +-(+---|I2 | | | +----|I3__| | +-(-----------+ | | | | /carry\ ____ |B ___ BQ D -----+------(((---|I0 |-+-----| |-+ s0 --+((---|I1 | > | | s1 --…

fpga yosys ice40

09 мар '18 в 18:34

1 ответ

(icestorm) выводы, не указанные в pcf, остаются с высоким сопротивлением

В качестве заголовка, кроме того, как вы определяете другой уровень напряжения для несимметричного входа / выхода, например LVCMOS18 - я думаю, увы, это не так просто, как просто дополнительный глагол в записи pcf...

yosys ice40

25 авг '17 в 14:45

2 ответа

Программирование двоичного файла iceStorm по какому адресу?

Я пытаюсь самый первый пример, представленный здесь: http://www.clifford.at/icestorm/ Я пытаюсь запрограммировать плату iCEblink40-HX1K в Windows с помощью программы digilent adept https://reference.digilentinc.com/reference/software/adept/start?red…

yosys ice40

12 янв '17 в 10:38

1 ответ

Соответствие между блоками ввода-вывода iCE40 и выводами корпуса

Документировано ли где-нибудь соответствие между блоками ввода / вывода FPGA iCE40 и выводами пакета, на котором они работают? В документации по плитке ввода / вывода Project IceStorm приведен список блоков ввода / вывода и для каждого блока, где ег…

yosys ice40

23 фев '17 в 16:59

2 ответа

Понимание битового потока, сгенерированного для тайлов ввода-вывода iCE40

Когда я синтезирую пустую схему, используя Yosys и arachne-pnr, я получаю несколько неправильных битов: .io_tile 6 17 IoCtrl IE_1 .io_tile 6 0 IoCtrl REN_0 IoCtrl REN_1 Они также являются частью любого другого файла, который я мог сгенерировать до с…

yosys ice40

23 фев '17 в 18:55

1 ответ

Разница в инициализации конечного автомата между симулятором и синтезатором

Мой вопрос касается первого состояния, используемого в синтезированном автомате. Я работаю с Lattice iCE40 FPGA, EDA Playground для моделирования и Lattice Diamond Programmer для синтеза. В следующем примере я генерирую серию сигналов (в примере пок…

vhdl simulation fpga synthesis ice40

21 май '18 в 14:13

0 ответов

Зачем мне создавать сбрасываемый провод, который удерживается на 0 в течение нескольких циклов?

Я попытался создать код сброса, похожий на этот, на моей плате разработчика Lattice ICE40 (ICEblink): reg done; // initialized as 0 reg [7:0] magic; // same always @(posedge CLOCK) begin if (!done) begin magic <= 8'h aa; done <= 1'b1; end else…

verilog fpga ice40

13 окт '16 в 02:05

0 ответов

Платформа мобильной разработки Ice40 UltraPlus

У меня есть мобильная платформа разработки Lattice iCE40 UltraPlus, новое изделие, заказанное у Digikey. Это имеет 4 устройства iCE40 UltraPlus (iCE40UP5K-UWG30) Я скомпилировал пакет icestorm и запустил пример "rgb.v" в "icestorm/examples/up5k_rgb"…

fpga lattice ice40

13 дек '18 в 23:26

1 ответ

Yosys оптимизирует кольцевой генератор на FP40 ice40

Я пытаюсь реализовать простой кольцевой генератор для ПЛИС ice40, используя yosys (0.7) следующим образом: module ringosc(input clkin, output out); (* keep="true" *) wire [100:0] ring; assign ring[100:1] = ~ring[99:0]; assign ring[0] = ~ring[100]; a…

fpga yosys ice40

07 июл '17 в 15:22

0 ответов

Можно ли изменить скорость вращения штифтов с помощью инструментов icestorm для устройств ice40

Я не могу найти примеры файлов pcf, устанавливающих скорость вращения или скорости диска. Я проверил техническую статью, в которой перечислены примитивы порта io, и кажется возможным установить диск, но не поворот.

fpga yosys ice40

07 ноя '17 в 18:13

0 ответов

Проблема с SDC для определения ограничений для статического анализа синхронизации

В настоящее время я работаю над проектом с использованием маломощной FPGA Ice40 от Lattice Semiconductor. Программа для проектирования программирования на ПЛИС называется IceCube2. Конструкция должна работать на относительно высокой тактовой частоте…

fpga sta ice40

30 авг '18 в 15:35

1 ответ

Как использовать режим установки LVDS на выводах Lattice ICE40 с помощью инструментов ICESTORM

У меня есть коммутационная плата Lattice ICE40_8K, и я хотел бы знать, как настроить пару контактов в качестве входов режима LVDS. Если настройка как обычного одиночного контакта выполняется следующим образом: SB_IO #(.PIN_TYPE(6'b0000_00)) _io ( .P…

verilog yosys ice40

17 окт '16 в 21:52

1 ответ

ICE40 up5k Внутренний внутренний генератор и ip's

Я вижу, что icestorm поддерживает ice40 ultra плюс up5k fpga, но у этого чипа есть внутренний osc, есть ли пример, что я использую? конечно, используя yosys, icestorm (opensource) и есть ли примеры, где я могу использовать встроенные IP, такие как S…

yosys ice40

23 сен '17 в 05:39

2 ответа

Использование примитива SB_RGBA_DRV в VHDL

У меня проблемы с использованием примитива SB_RGBA_DRV, предоставленного для fpga Lattice ICE40UP. Библиотека технологий предоставляет пример verilog, который я получил для работы, но когда я пытаюсь использовать его в VHDL, P&R; завершается ошибкой…

vhdl ice40

10 май '18 в 15:58

0 ответов

Трабл Инстантирующая PLL Решетки iCE40

У меня Lattice iCE40 HX8K FPGA в 256 BGA корпусах. Я хочу использовать один из доступных модулей PLL для преобразования внешней тактовой частоты 37 МГц во внутреннюю тактовую частоту для использования внутри ПЛИС 74 МГц. Я использовал "Настроить мод…

vhdl fpga ice40

01 июн '19 в 07:15

1 ответ

Возникли проблемы при установке двух контактов GB_IO

Я использовал следующий код для настройки моей fpga ICE40HX1K-VQ100 для ввода внешних часов: SB_GB_IO gb_io1 ( .PACKAGE_PIN( clk ), .GLOBAL_BUFFER_OUTPUT( gclk ) ); Это для вывода IOL_6B_GBIN7. Само по себе это работает нормально, но мне также нужно…

io ice40

23 апр '19 в 21:48

2 ответа

Как запрограммировать Lattice iCE40 ultra с помощью микроконтроллера

Я пытаюсь запрограммировать iCE40 ultra FPGA с микроконтроллером stm32F4, и я пытаюсь выяснить, как загрузить файл конфигурации на микроконтроллер, чтобы его можно было отправить на FPGA с помощью SPI для его программирования. В примечании к приложе…

c fpga stm32f4 ice40

10 сен '19 в 22:53

1 ответ

Загрузка файла .hex в ПЗУ SB_RAM2048x2 и загрузка файла .hex в память BRAM

Я понятия не имею об использовании памяти SB_RAM2048x2 для устройств iCE40. Я обнаружил, что iceimage.hex mecrisp-ice 0.8, файл инициализации памяти, загружается в ram.v. И ram.v используется в другом файле verilog. Я хочу использовать bram вместо э…

memory ice40

18 окт '19 в 20:10