Описание тега zynq-ultrascale+
0
ответов
Как проверить, установил ли Xilinx MPSoC ссылку на PHY через приемопередатчик GEM и GTR?
У меня есть устройство Xilinx MPSoC, которое использует полосу 0 приемопередатчика GEM0 и GTR для подключения через SGMII к PHY IC (DP83867E). Мы видим, что PHY создает ссылку на другую сторону. Светодиод горит иLink Up зарегистрировать шоу 1. Как я…
25 ноя '19 в 19:49
0
ответов
Silabs Si5340: как определить часы для одного из выходов микросхемы
Мы разрабатываем оборудование, которое использует Si5340 для обеспечения тактовой частоты для различных микросхем (АЦП, ЦАП). Оборудование основано на Xilinx Zynq Ultrascale, а выбранная ОС - Petalinux 2018.3. Мы используем драйвер clk-5341 (https:/…
24 янв '20 в 15:50
1
ответ
Как найти подробную информацию о причине сбоя dma_request_chan()?
Во внешнем модуле ядра, используя DMA Engine, при вызове dma_request_chan()возвращает указатель ошибки со значением -19, то есть ENODEV или "Нет такого устройства". Теперь в активном дереве устройств я действительно нахожу запись dma-names с тем, дл…
07 май '20 в 17:11
0
ответов
U-boot: решение ошибки "Неправильный формат образа ядра FIT!"
Я пытаюсь загрузить Linux в специальной встроенной системе. Но процесс загрузки останавливается, когда u-boot пытается запустить ядро: enter U-Boot 2019.01 (Jun 23 2020 - 15:52:05 +0000) Board: Xilinx ZynqMP DRAM: 127 MiB EL Level: EL2 Chip ID: zu3c…
26 июн '20 в 16:26
0
ответов
Как я могу запустить код DMA на плате zynq ultrascale+?
У меня есть код dma для работы на ARM cortex-A53.Но я не могу его скомпилировать с помощью aarch64-linux!!! Есть ли у кого-нибудь translation_table.S код на языке C?
07 авг '20 в 13:09
0
ответов
Не удается запустить контейнер Docker Hello-World на Ultra96-v2 с помощью Petalinux 2019.2
Я пытаюсь запустить Docker 18.09 на плате Ultra96-v2 с помощью Petalinux. Я добавил пользовательские пакеты docker, connman и containerd-opencontainers и создал собственный мета-уровень, добавляющий конфигурацию ядра для использования докером. Файл …
20 авг '20 в 01:50
1
ответ
DSP48E2 Создание экземпляра для умножения
Я пытаюсь создать экземпляр DSP48E2 zynq ultrascale для операции умножения, но он всегда возвращает нулевой выход P, даже если управляющие сигналы были поданы правильно. (показан в следующем коде создания экземпляра) module top(CLK, A, B, C, ACOUT, …
28 авг '20 в 22:26
2
ответа
Архитектура PROFIBUS для Ultrascale +: запрос мнения экспертов
Я работаю над дизайном нестандартной несущей платы на основе Xilinx Ultrazed-EG SOM. В частности, оператор связи (встраивающий SoM) должен реализовать главный узел PROFIBUS DP в конкретной промышленной сети. Я новичок в этой области, тем не менее, м…
29 янв '20 в 14:06
0
ответов
Zynq DMA и LwIP
Я столкнулся с проблемой в плате zynq zcu104. Я хочу отправить большой буфер через LAN с помощью lwip (который я настроил как базовый пример) и в то же время скопировать другой большой буфер в DDR с помощью DMA. Проблема возникает, когда я настраива…
25 апр '21 в 18:01
0
ответов
Вложенные прерывания ZYNQ MPSoC -ZCU102
Я использую упреждающий планировщик для своего приложения, используя прерывания, генерируемые TTC и GIC. Для каждого поколения прерываний я вызываю свою функцию, где я разделил задачи по времени, например 1ms task, 10 ms task, 1s taskи т.д ... Выпол…
08 июл '21 в 11:53
0
ответов
PS Пакетная запись PCIe на zcu102 без DMA
У меня есть работающее соединение PCIe между zcu102 и заказной платой, причем zcu запрограммирован как корневой комплекс. Я могу выполнять простую 32-битную запись на пользовательскую плату, но я хотел бы делать большие пакеты записи без использован…
13 авг '21 в 11:59
0
ответов
Последовательная передача видеоданных из ps ddr через axi dma в модулятор qam на стороне pl, последовательные данные с демодулятора qam на ps ddr через AXI dma
Дизайн выполнен на плате ZCU102. Я получу данные шириной 32 бита от ps ddr до axi dma(часть кодирования SDK выполняется другим человеком, использующим petalinux). выход dma подключен к потоку FIFO AXI4 (CDC использует этот FIFO от 100 МГц до 7,6 МГц…
10 сен '21 в 11:45
1
ответ
Почему FreeRTOS требует остановки один раз в точке останова для нормальной работы?
У меня есть приложение для Zynq MPSoC (Vitis 2020.2), написанное на C++ с использованием FreeRTOS V10.3.0. Это приложение работает очень хорошо, если однажды остановится на точке останова. Если я отключу все точки останова, программа будет работать …
24 сен '21 в 16:50
0
ответов
Как создать файл .bif?
Я создаю файл .bif, который будет работать в Vitis. Я пытаюсь следовать примерам из этого места: https://docs.xilinx.com/r/en-US/ug1400-vitis-embedded/Creating-Boot-Images Вот моя попытка: mkdir sw\boot if exist sw\bootstuff\output.bif del sw\bootst…
11 ноя '21 в 18:45
0
ответов
UART MPSoC печатает на частоте 50 МГц?
Я пытаюсь поддерживать частоту, запрошенную QSPI, на уровне 50 МГц, поскольку в этом листе данных: «Модуль Mercury XU5 SoC, Руководство пользователя» от Enclustra говорится, что «Флэш-память QSPI поддерживает работу на частоте до 50 МГц для стандарт…
13 ноя '21 в 15:49
1
ответ
Как получить доступ к Xilinx Axi DMA из Linux?
Я разработчик программного обеспечения, но я новичок в разработке встроенного программного обеспечения. У меня есть плата Zynq Ultrascale с Axi DMA в своем оборудовании, и я хочу получить доступ к этому DMA из Linux. Я знаю, что должен использовать …
08 дек '21 в 18:24
0
ответов
Ultrascale+ Cortex-A53 в режиме асинхронной многопроцессорной обработки (AMP)
Я экспериментирую с платой Xilinx Ultrascale+, в частности с APU Quad Cortex-A53. Я пытаюсь создать полностью функциональную схему AMP, в которой каждое ядро запускает свой собственный экземпляр FreeRTOS и совместно использует один фрагмент DDR дл…
28 дек '21 в 13:10
0
ответов
Почему заголовки не найдены в Xilinx SDK?
Я прохожу курс « Введение в глубокое обучение с курсом технического обучения Xilinx SoCs » для платы Ultra96v2 и дошел до лаборатории № 5. Я могу следовать до тех пор, пока я не должен построить проект в SDK. Он терпит неудачу и сообщает мне об ошиб…
28 янв '22 в 18:06
1
ответ
Как получить доступ к XDMA BAR0 в Petalinux?
У меня блочный дизайн и аппаратная конфигурация с процессором Zynq под управлением Petalinux. Кроме того, у меня есть XDMA IP, настроенный как конечная точка с отображением памяти. Я настроил BAR0 и BAR2 на вкладке PCI BARs. Я пытаюсь написать прост…
04 апр '22 в 12:52
0
ответов
Что может вызвать ошибки EDAC без сообщения о них или без реальных ошибок ECC?
У меня есть ZynqU+, который я построил, и на котором я использую встроенный Linux. Все загружается нормально, и сначала работает нормально. Одна проблема заключается в том, что я вижу в/sys/devices/system/edac/mc/mc0/увеличивается до 13 (равно 0) ка…
18 сен '22 в 15:53