Описание тега rocket-chip

Описание тега Вопросы с тегом

Используйте для вопросов, связанных с генератором SoC Rocket-Chip, используемым для создания и моделирования многоядерных SOC на основе RISC-V.

0 ответов

Существует только один Core ACTIVE в двухъядерном Verilator при запуске программ baremetal или pk

Я использую двухъядерную сборку Verilator(эмулятор). Но я обнаружил, что только одно ядро активно, когда я запускаю baremetal программ pk, используя такую команду: ./emulator-freechips.rocketchip.system-DualCoreConfig baremetal-program или же ./…

chisel rocket-chip

23 окт '18 в 09:16

0 ответов

Изменение тактирования в RocketSubsystemModuleImp из System.scala

Я пытаюсь изменить часы и сбросы, которые идут на каждую плитку Rocket в моей системе. На данный момент я пытаюсь сделать это так. В Platform.scala у меня есть некоторые входные данные, объявленные в моем PlatformIO (где $HARTS - это наше число харт…

scala chisel rocket-chip

11 дек '18 в 05:05

0 ответов

Поведение: изменение процесса во время инструкции сопроцессора

Я пытаюсь понять интерфейс RoCC чипа Rocket. Пока единственным ресурсом, который я нашел, был этот тезис: Проектирование и программирование сопроцессора для архитектуры RISC-V. Прочитав диссертацию, у меня остались вопросы, в основном: Что происходи…

rocket-chip coproc

17 дек '18 в 20:41

0 ответов

Работа с репозиторием fpga-zynq (устарела) с самым последним репозиторием генератора микросхем Rocket

В репозитории fpga-zynq ( https://github.com/ucb-bar/fpga-zynq) есть несколько подмодулей git. Одним из них является подмодуль Rocket-chip, но это репо Rocket-chip устарело, поэтому я попытался скомпилировать ракету с самым последним репо. Когда я э…

riscv rocket-chip

05 янв '19 в 12:44

0 ответов

Как контролировать производительность ядра ракеты?

В ракете /RocketCore.scala Существует счетчик производительности, который описывает пропуски кэша, загрузку или сохранение. Как я могу увидеть эту информацию после завершения работы ядра ракеты? Не могли бы вы привести пример, как это сделать? Наско…

riscv rocket-chip

20 июн '18 в 09:09

1 ответ

Любой способ обойти ограничения размера JVM-кода, спотыкаемый большим файлом Chisel

Просто скажите, что вы автоматически генерировали некоторый код долота для некоторой инфраструктуры в вашем чипе. Одиночный файл, в котором создается загрузка регистров с отображенной памятью, а затем назначаются операции ввода-вывода. Затем, скажем…

scala jvm chisel rocket-chip

27 ноя '18 в 02:48

0 ответов

Об обучении Rocket-Chip

Кто-нибудь изучает Rocket-чип? Или у вас есть описание исходного кода Rocket или блок-схема? Хочу дальше изучать Rocket-chip. Спасибо большое.

rocket-chip

13 ноя '18 в 14:44

1 ответ

Перебазирован и теперь сталкивается с проблемами зависимости Scala

Я не совсем уверен, где я находился с репо с ракетным чипом до перебазирования, но это было до перехода на использование Scala 2.12.4 (ранее я был на 2.11.12). Я перебазировал, разобрал конфликты в паре файлов Чизель и запустил git submodule update …

scala chisel rocket-chip rocket

28 авг '18 в 03:01

1 ответ

Как создать код SystemC для RISC-V Rocket-Chip?

Используя генератор Rocket-Chip, я могу создать вывод Verilog и эмулятор C++, используя встроенную версию Verilator. Я хотел бы использовать Verilator для генерации кода SystemC с использованием конфигурации Verilog по умолчанию, но с ошибками. Я ис…

riscv rocket-chip

06 июл '18 в 16:09

1 ответ

Столбцы трассировки команд с микросхемой Ракеты

Когда я бегу make run-asm-tests в emulator каталог ракета-чип, я получаю кучу *.out файлы в emulator/output каталог. Похоже, это следы инструкций, но столбцы не помечены. Мне было интересно, что означает каждый из этих столбцов. Спасибо! Например: C…

riscv rocket-chip

18 июл '18 в 20:18

2 ответа

Что означают аргументы (сайт, здесь, вверх) при создании конфигураций ракеты-чипа?

При создании нового "Config" мы определяем функцию, которая принимает три "View" (сайт, здесь, вверх) в качестве аргументов. В чем смысл этих трех взглядов?

chisel rocket-chip

10 ноя '18 в 20:06

0 ответов

Как вывести восходящие и нисходящие часы событий?

Для синхронизированного провода я обычно делал бы следующее: val gntRisingEdge = gnt && ~RegNext(gnt) Однако я не могу сделать то же самое для сигнала Clock, так как RegNext(gnt) обновляется только после нарастающего фронта часов в Chisel3.

chisel rocket-chip

11 ноя '18 в 08:18

0 ответов

Конфигурирование чипа ракеты

Я хочу создать свой собственный SOC на основе чипа ракеты без использования ROCC(сопроцессор руки). Я проверил этот полезный вопрос: ракетный чип на не Zynq FPGA Я искал некоторую подробную документацию, но я нашел только несколько слайдов, описываю…

fpga riscv rocket-chip

19 мар '18 в 13:40

0 ответов

Как запустить один UnitTest из чипа ракеты?

В частности, я бы хотел запустить AXI4XbarTest из файла rocket-chip/src/main/scala/amba/axi4/Xbar.scala. Похоже, этот тест должен быть запущен регрессионными тестами, но если я захожу в каталог регрессии и запускаю export SUITE=UnittestSuite make em…

chisel rocket-chip

11 ноя '18 в 16:18

0 ответов

Добавить новую инструкцию в конвейер ядра ракеты, а не через RoCC

Мне интересно знать, каковы усилия по добавлению новой поддержки команд (например, инструкции ALU) в ядре ракеты. Кто-нибудь делал это раньше и мог поделиться? Я искал в Интернете и на форумах, и в основном они говорили о расширении инструкций с исп…

rocket-chip

11 ноя '18 в 18:37

0 ответов

Как я могу узнать дизайн верхнего уровня DefaultConfig в чипе ракеты?

Я новичок в генераторе ракетных чипов и хочу изучить дизайн верхнего уровня экземпляра Rocket Chip по умолчанию (который определен DefaultConfig), прежде чем расширять свой собственный дизайн верхнего уровня. Например, сколько плиток у него есть? Ка…

rocket-chip

31 янв '19 в 14:53

2 ответа

Что означают операторы:= и:=?

Я вижу некоторые примеры в RocketChip, но не могу найти информацию в справочнике по API masterNode :=* tlOtherMastersNode DisableMonitors { implicit p => tlSlaveXbar.node :*= slaveNode }

chisel rocket-chip

10 ноя '18 в 20:06

0 ответов

Читает ли icache (ядра ракеты) инструкции через сеть перекладин в ракетном чипе?

Я работаю над удалением сети перекладины в ракетном чипе. Но я не знаю, какие будут побочные эффекты. У меня есть 2D-сетка, соединяющая ядра друг с другом (я интегрировал ее с интерфейсом между ядром и памятью (dCacheArbiter)). Я хочу, чтобы все ядр…

riscv rocket-chip

16 ноя '18 в 12:31

1 ответ

Как настроить xLen в ядре ракеты?

Я пытаюсь использовать ракетное ядро в качестве базового ядра и добавить некоторые дополнительные функции для исследовательских целей, но я не могу найти, где или как изменить значение "xLen".

riscv chisel rocket-chip

09 ноя '18 в 03:54

0 ответов

Попытка понять, как реализовать регистр чтения-очистки в долоте, используя механизм regmap-chip regmap

Я пытаюсь реализовать регистр состояния чтения и очистки в среде с микропроцессором, который обновляется HW, и программное обеспечение считывает его, чтобы получить статус HW. Также после считывания значение регистра очищается до тех пор, пока HW не…

riscv chisel rocket-chip

21 авг '18 в 02:56