Проблема при запуске аналитического представления RTL в Vivado 2016.4
(нажмите, чтобы увеличить)
Во-первых, я работаю над файлом VHDL в Vivado 2016.4 на моем ноутбуке Dell Latitude e5410, windows 10-pro 64 bit, i5 (не знаю, важно ли это, поскольку я столкнулся с этой проблемой на других компьютерах). Это простой, так как я новичок в этой программе. В моем файле VHDL нет ошибок, и я могу без проблем запускать синтез и реализацию. Проблема в том, что я не могу получить доступ к схеме того, что я написал. Когда я пытаюсь запустить Schematic из RTL Analysis, кажется, что он выполняет этот процесс, но после этого он возвращает меня к сводке проекта без каких-либо ошибок или сообщений и не открывает схему. После этого я больше не могу получить доступ к схеме, пока я не закрою программу / файл и снова не открою ее. Кто-нибудь еще сталкивался с этой проблемой и знает способ решить эту проблему?