Временное ограничение выхода DCM не выполнено

Question

У меня есть DCM в моем дизайне с тактовой частотой 100 МГц:

COMPONENT DCM_100
PORT(
CLKIN_IN : IN std_logic;--100MHz
RST_IN : IN std_logic; 
CLKIN_IBUFG_OUT : OUT std_logic;
CLKOUT0_OUT : OUT std_logic; --divided by 1
CLKOUT1_OUT : OUT std_logic; --divided by 2
CLKOUT2_OUT : OUT std_logic;--divided by 4
CLKOUT3_OUT : OUT std_logic;--divided by 8
CLKOUT4_OUT : OUT std_logic;--divided by 16
CLKOUT5_OUT : OUT std_logic;--divided by 32
LOCKED_OUT : OUT std_logic
);
END COMPONENT;

Различные часы, выбранные входными переключателями, используются в проекте. Например, для положения переключателя 0 будет использоваться CLKOUT0_OUT, который фактически является входными часами, деленными на 1. Я использовал временные ограничения только на входных часах, как показано ниже:

TIMESPEC "TS_clk" = ПЕРИОД "clk_in" 100 МГц ВЫСОКИЙ 50 %;

Выходы DCM автоматически ограничиваются инструментом. Затем временной анализ со всеми ограничениями показывает, что одно ограничение не выполняется:

================================================================================
 Timing constraint: TS_Inst_DCM_100_CLKOUT0_BUF = PERIOD TIMEGRP "Inst_DCM_100_CLKOUT0_BUF"         TS_Inst_DCM_100_CLK0_BUF HIGH 50%; 
  43782956 paths analyzed, 19293 endpoints analyzed, 145 failing endpoints 
  145 timing errors detected. (145 setup errors, 0 hold errors, 0 component switching limit errors) 
  Minimum period is  11.280ns. 
 -------------------------------------------------------------------------------- 

и макс. частота равна:

Проектная статистика: Минимальный период: 11,280 нс {1} (максимальная частота: 88,652 МГц) Максимальная задержка пути от / до любого узла: 2,771 нс

Хотя, когда я выбираю только ограничение для входных часов, которое совпадает с CLOCK0_OUT, все ограничения соблюдаются.

Расчетная статистика: минимальный период: 8,332 нс {1} (максимальная частота: 120,019 МГц)

Может кто-нибудь, пожалуйста, объясните это поведение. Должен ли я учитывать автоматически генерируемые ограничения на выходах DCM или достаточно рассмотреть ограничение на входной тактовой частоте? С уважением