Понимание VHDL-кода и потока 4-битного ALU?

Question

Я делаю 4-битный АЛУ здесь я объявил объекты

entity ALU is
      Port ( a : in  STD_LOGIC_VECTOR (3 downto 0););
       end ALU;

Можете ли вы объяснить, как работает логический векторный массив, я имею в виду синтаксис

        a : in STD_LOGIC_VECTOR (3 downto 0);

а также

оператор =>

2. Какая разница между последовательным дизайном и комбинаторным дизайном И иерархическим дизайном, и скажите, что ЦПУ АЛУ закодирован во всех них?

Answer 1

Можете ли вы объяснить, как работает логический векторный массив, я имею в виду синтаксис

a : in STD_LOGIC_VECTOR (3 downto 0);

это декларация порта, состоящая из

• a - название порта
• in - его направление - он подает сигнал в эту сущность
• STD_LOGIC_VECTOR - его тип (грубо говоря, массив битов)
• (3 downto 0) его тип индекса (4 целых числа в убывающем диапазоне)
• ; - разделитель перед следующим объявлением.

Из вопроса не понятно, чего ты не понимаешь.

оператор =>

На самом деле это не оператор, вы не можете, например, его перегрузить - это ассоциация, связывающая (в выражении case) значение case слева с действием case справа.

Вы также увидите, что это связывает имена параметров со значениями параметров в списках аргументов, картах портов и т. Д.

2- в чем разница между 4-битным поведенческим алу и 4-битным множителем

Одно можно добавить, другое умножить. Хотя я никогда не слышал о множителе "вердикт".