Описание тега risc
RISC означает вычисления с сокращенным набором инструкций и представляет собой стратегию проектирования ЦП, которая использует небольшой и упрощенный, но в высшей степени оптимизированный набор инструкций.
1
ответ
Чем режим ARM-системы отличается от режима Arm Supervisor?
Для сравнения режимов процессора ARM с режимами работы x86 (от ring0 до ring 3) пользовательский режим выглядит так же, как ring3, в котором выполняются программы пространства пользователя. Однако я не могу связать ring0 ни с режимом системы, ни с р…
20 апр '15 в 10:54
4
ответа
Какой минимальный набор инструкций RISC-V для GNU/Linux?
Я хочу создать свой собственный минимальный процессор RISC-V для FPGA. Процессор будет максимально простым с одним конвейером. Я прочитал весь RISC-V ISA и есть много стандартных расширений. Так каков минимальный RISC-V ISA, который может работать п…
04 фев '18 в 03:58
2
ответа
Как сгенерировать шестнадцатеричные файлы в RISC V?
Я пытаюсь проверить RISC-V DUT с помощью инструкции 32-битного набора целых чисел, которая доступна по адресу https://github.com/ucb-bar/vscale Входные данные хранятся в памяти в виде шестнадцатеричного файла @ vscale / src / test /. входы / (по выш…
31 мар '17 в 21:00
0
ответов
Перевод функции преобразования заглавных букв из C в MIPS
Как я могу преобразовать этот код в MIPS? Я не понимаю, как каждый символ в указателе входного символа может быть преобразован в MIPS. void toUpper(char *s) { int n = strlen(s); int i; for (i = 0; i < n; i++) { s[i] &= 0xdf; } }
29 апр '16 в 07:34
0
ответов
Нам было поручено построить многоядерный ISA с использованием процессора RISC-V Rocket. Мы не знаем, с чего начать
Мы студенты бакалавриата по компьютерной инженерии в индийском инженерном институте. В рамках нашего крупного проекта наше руководство поручило нам создать многоядерный ISA с использованием процессора RISC-V Rocket. Пару лет назад у нас был вводный …
27 сен '15 в 21:20
1
ответ
mips: регистры содержат адрес или одинаковые значения
У меня просто есть этот концептуальный вопрос, но я не могу найти сайты, которые дают четкое объяснение. Но для временного регистра, сохраненных регистров и регистров с плавающей запятой, они содержат адрес желаемых значений или только значения, ска…
26 апр '16 в 02:40
0
ответов
MIPS проводной логики DPU
Я студент, и у меня есть упражнение на MIPS, и мне нужно некоторое руководство! Ниже приведено упражнение: Рассмотрим модуль обработки данных проводной логики архитектуры MIPS для командного цикла для одного и нескольких машинных циклов. Опишите пол…
10 дек '18 в 13:28
0
ответов
Как рассчитать средний ИПЦ для конвейерного процессора?
На вопрос о практическом экзамене он спрашивает: Рассмотрим программу, состоящую из 100 ld инструкции, в которых каждая инструкция зависит от инструкции, непосредственно предшествующей ей, например, ld x2,0(x1) ld x3,0(x2) ld x4,0(x3) Каким будет ср…
18 дек '18 в 23:05
1
ответ
Сборка ARM: объединить 2 строки из памяти
ПРОСТОЙ АРМЯНСКИЙ ЯЗЫК AREA one, CODE ENTRY LDR r0, =STRING1 LDR r1, =STRING2 LDR r3, =STRING3 `loop1` LDRB r4, [r0], #1 STRB r4, [r3], #1 CMP r0, #0x00 BNE loop1 loop2 LDRB r4, [r1], #1 STRB r4, [r3], #1 CMP r1, #0x00 BNE loop2 LDRB r4, #0x00 STRB …
19 мар '15 в 20:14
0
ответов
Альтернативное выражение для subu в MIPS
Мне было интересно, есть ли альтернативный способ выразить команду "subu" в MIPS?
13 апр '16 в 13:53
2
ответа
Понимание и декодирование стандартных USB-команд до конечной точки ноль?
Я пытаюсь написать процедуру инициализации USB для 8-битного RISC MCU. Ссылка на лист данных приведена ниже. Моя цель - написать код прототипа устройства, который позволит хосту успешно перечислять мое устройство и отправлять / получать данные. В SD…
25 янв '14 в 22:22
1
ответ
Может ли процессор выполнять операции памяти и арифметики одновременно?
При изучении ассемблера и процессора меня уводит одно, как делается инструкция: add mem, 1 В моей голове процессор не может загрузить значение памяти и обработать арифметическую операцию во время одной и той же инструкции. Так что я думаю, что это п…
29 июн '18 в 13:08
1
ответ
Как выполнить сдвиг вправо на RISC
Я хотел бы знать, как я могу выполнить правильный сдвиг на компьютере с уменьшенным набором инструкций, который не предлагает эту операцию самостоятельно.Сдвиг влево можно просто сделать, добавив регистр к себе, но как насчет сдвига вправо? RISC пре…
19 июл '14 в 12:47
1
ответ
Эффективный способ вычисления выражения MIPS
Я пишу программу для встроенного компьютера, и у меня ОЧЕНЬ мало памяти и вычислительной мощности для работы. y и a - это двойные числа, хранящиеся в регистрах с плавающей запятой, а x - это массив двойных чисел. Как наиболее эффективно написать это…
31 мар '16 в 17:08
1
ответ
CISC и RISC архитектуры
Я много читал о различиях между архитектурами CISC и RISC из разных источников. Одна из вещей, которые, казалось, были согласованы, заключается в том, что CISC всегда используется с фон Нейманом, в то время как RISC используется с архитектурой Гарва…
05 фев '16 в 14:33
1
ответ
Получая кучу, как мой вывод и программные сбои. Что я делаю неправильно?
## Question: ## Swap each pair of elements in ## the string "chararray" and ## print the resulting string. ## There will always be an even number ## of characters in "chararray". ## ## Output format must be: ## "badcfe" #############################…
18 сен '16 в 21:16
1
ответ
Где найти описание для @hi и @lo "инструкций" сборки OR1K
Я изучаю сборку OR1K для проекта, над которым я работаю. clang а также LLVM используются для обеспечения внешнего интерфейса и заднего конца для компилятора. Я нашел эту ссылку, и это почти все, что мне нужно, однако сборка, которую я смотрю, имеет …
05 окт '15 в 19:06
1
ответ
Настройте набор инструментов RISC-V со специальным набором команд
Я разрабатываю процессор, используя форму RISC-V ISA, и в настоящее время я пытаюсь настроить набор инструментов. Мой текущий дизайн процессора использует базовый набор команд RV32I, и я хочу скомпилировать для этого ISA. Однако конфигурация набора …
06 фев '15 в 10:11
1
ответ
Почему RV64 ввел новые коды операций для 32-битных операций вместо 64-битных
Проходя через спецификацию RISC-V, я заметил, что 64-битная версия отличается от 32-битной тем, что она Расширить регистры до 64 бит Изменены инструкции, действующие на весь 64-битный диапазон. Добавлена новая инструкция для выполнения 32-битных о…
06 мар '17 в 13:50
1
ответ
Рискованный процессор Отрицание реестра
Мы рассматриваем процессор RISC, который имеет только несколько команд, таких как DBNZ. Я пытаюсь написать код, который записывает отрицание регистра A в B, а также второй отдельный код, который должен вычесть A из B и поместить результат в C Я не у…
29 май '14 в 19:51