MIPS проводной логики DPU
Я студент, и у меня есть упражнение на MIPS, и мне нужно некоторое руководство! Ниже приведено упражнение:
Рассмотрим модуль обработки данных проводной логики архитектуры MIPS для командного цикла для одного и нескольких машинных циклов. Опишите полный поток информации и в обоих случаях реализации - один и несколько машинных циклов - для команды: bne $ 12, $ 4, -100, где -100 - смещение относительных команд адресации. В частности, сообщать обо всех значениях полученных управляющих сигналов, а также о микропроцессах, выполняемых в каждом DPU, в том порядке, в котором они выполняются, независимо от того, полезны они для мандата или нет - о чем запрашивается отчет. Также запишите информационные значения, которые поступают в каждую субъединицу и каждый мультиплексор. Наконец, в случае нескольких машинных циклов, пожалуйста, сообщите регистры регистров A, B, C, IR и DR, а также значения записаны. Учтите, что регистры $ 12 и $ 4 содержат значения в начале цикла инструкций 8 и 0 соответственно, в то время как ПК содержит адрес 0x1480a008. Как будет развиваться выполнение вышеупомянутой команды, если регистратор $ 4 находится в начале цикла команд, содержал значение 8;
Спасибо...