настройка и использование axi dma в Verilog
Я использую плату Vcu1525.
Я хочу получить доступ к памяти DDR4, я знаю, что для этого мне нужно использовать DDR4 SDRAM MIG IP.
У меня есть собственный аппаратный IP-адрес в интерфейсе подчиненного и главного потоков, я хочу, чтобы мой интерфейс главного потока отправлял данные на ddr и читал при необходимости, тогда как DDR4 MIG ip является подчиненным axi4 full.
Я не могу понять, что мне делать, чтобы полностью поговорить с axi4.
вот несколько вариантов, я думаю:-
сделать новый полный мастер axi4 (я понятия не имею, как это работает, хотя знаком с axi4-lite)
использовать axi datamover IP
использовать axi cdma
использовать акси дма
Я хотел использовать axi dma, но не мог понять, как настроить и инициализировать запрос wr / rd в Verilog, я нашел тонну ссылок на языке c с использованием zynq.
есть ли какая-либо ссылка на пример или какое-либо пошаговое руководство, которое показывает, какие axi lite regs для записи / rd для конфигурации dma и как инициализировать транзакцию wr / rd, подойдет любое простое приложение, нет необходимости в режиме SG для dma.
Спасибо.