Инициализация сигнала VHDL

У меня есть сущность, которая имеет это

TEMPERATURE: in STD_LOGIC_VECTOR(7 downto 0);

В качестве одного из входов мне нужен сигнал, имеющий начальное значение ТЕМПЕРАТУРА. В архитектуре сущностей я объявил сигнал

signal temp:STD_LOGIC_VECTOR(7 downto 0):=TEMPERATURE;

но при моделировании temp остается UU(не назначено). Как это исправить?

vhdl active-hdl

Источник

user9785232 13 май '18 в 20:19

0 ответов

Другие вопросы по тегам vhdl active-hdl