Карта портов VHDL RAM

Question

Карта портов VHDL RAM

У меня есть оперативная сущность, и я хочу получить к ней доступ от 2 разных других сущностей A и B. Я создаю карту портов сущностей как в A, так и в B, но когда я начинаю симуляцию на моделях, я получаю два оперативных диска, один для сущности A и один для сущности B. То, что нужно, это чтобы оба объекта имели доступ к одному и тому же барану, а не к отдельным баранам для каждого объекта Как это сделать, используя модель для студенческого издания?

1

vhdl modelsim

Источник

user2252821 06 апр '13 в 18:03

1 ответ

Другие вопросы по тегам vhdl modelsim

user1818839 06 апр '13 в 21:51 2013-04-06 21:51 · Answer 1 · 2013-04-06 21:51

Как вы обнаружили, это не способ сделать это.

Создайте сущность верхнего уровня, которая создает экземпляры как сущностей A, так и B, также создайте в ней ОЗУ (в зависимости от выбранной вами техники) и подключите ее через сигналы к правильным портам A и B.