Вопросы моделирования внутреннего генератора решетки FPGA

Question

Вопросы моделирования внутреннего генератора решетки FPGA

Я пытаюсь смоделировать внутренний генератор ICE5LP1K FPGA на ModelSim. Мой дизайн включает в себя следующий экземпляр:

SB_HFOSC OSCInst1 (
  .CLKHFEN(1'b1),
  .CLKHFPU(1'b1),
  .CLKHF(CLKLF)
)

Я включил файл sb_ice_syn.v, но у меня ошибка загрузки дизайна:

Ошибка: ../testbench/sb_ice_syn.v(26066): модуль 'SB_HFOSC_CORE' не определен

Я не могу найти модуль SB_HFOSC_CORE в папке установки решетки. Где я могу найти пропущенные модули?

2

fpga modelsim

Источник

user5097833 11 сен '15 в 13:08

2 ответа

Другие вопросы по тегам fpga modelsim

user5097833 14 сен '15 в 13:59 2015-09-14 13:59 · Answer 1 · 2015-09-14 13:59

Это работает сейчас. Я нашел отсутствующий модуль в sb_ice_ipenc_modelsim.v

0

Источник

user5097833 14 сен '15 в 13:59

user2352082 11 сен '15 в 14:58 2015-09-11 14:58 · Answer 2 · 2015-09-11 14:58

Для симуляции ModelSim конструкции семейства ICT40 Lattice (устройство ICE5LP1K) с помощью ФАПЧ требуется наличие модели ФАПЧ Verilog. Это описано в Замечании по применению решетки AN006 (см. "C:\lscc\iCEcube2.2015.04\doc\Modelsim_AN006.pdf" для последней версии iCEcube2) на странице 9:

Если ваш проект содержит PLL, добавьте ABIPTBS8.v и ABIWTCZ4.v в $INST_DIR/verilog. Для выполнения пост-синтезирующего моделирования для проекта VHDL, имеющего PLL, вам потребуется симулятор смешанного языка, поскольку модель PLL (ABIPTBS8.v) доступна только в формате verilog. Если проект содержит закаленные IP-примитивы, добавьте зашифрованную библиотеку имитации Verilog sb_ice_ipenc_modelsim.v, доступную в $INST_DIR/Verilog.

Альтернатива, если вы пишете простую имитационную модель SB_HFOSC_CORE Ядро ФАПЧ, а затем включите его в симуляцию, поскольку я предполагаю, что вы сосредоточены на проверке оставшегося проекта, поэтому вам, вероятно, потребуется только ФАПЧ, чтобы дать пригодные для использования часы.