SystemVerilog над VCS сохранение состояния моделирования и перемотки

Question

Я запускаю тестовый стенд с помощью systemverilog через OVM, используя vcs. Я хочу сохранить симуляцию после некоторой фазы сброса, а затем вернуться к ней позже в тесте или / и из другого тестового стенда. Возможно ли это с помощью systemverilog cmds?

В качестве альтернативы есть ли способ сделать это с помощью vcs cmds? Спасибо

Answer 1

Да, есть $save Команда в VCS, чтобы сохранить сеанс. Эту команду нужно поместить в сам дизайн.

В вашем случае вы можете сделать что-то вроде этого.

initial
begin
      reset = 1'b1; // Asserting Reset
  #10 reset = 1'b0; // Deasserting Reset
      $save ("reset_state.chk");
  //  Post reset data
end

Это сохранит состояние сброса в reset_state.chk файл.