Описание тега multiple-makefiles

Вопросы с тегом
0 ответов

Не удалось сохранить вывод скрипта Python (возвращающий словарь) в переменную в Makefile

Кто-нибудь может предложить способ сохранить результат скрипта Python, который возвращает словарь, в переменную в Makefile. Ниже приведен код, который я использую в make-файле dic = $$(python -c "from import ") Но при попытке отобразить указанную ни…
27 фев '19 в 18:32
1 ответ

Несколько сборок с makefile

У меня были серьезные проблемы с Makefiles, я пытаюсь запустить эти команды в нем, и до сих пор большинство изменений, которые я сделал, привели к тому, что "ничего нельзя сделать для всех", независимо от того, меняю ли я строки, это просто не работ…
08 ноя '16 в 13:28
2 ответа

Нужна помощь с досадными ошибками в Makefile - g++: g++ и ошибки оболочки - и советы по разработке Multi-Makefile

У меня есть make-файл: #Nice, wonderful makefile written by Jason CC=g++ CFLAGS=-c -Wall BASE_DIR:=. SOURCE_DIR:=$(BASE_DIR)/source BUILD_DIR:=$(BASE_DIR)/build TEST_DIR:=$(BASE_DIR)/build/tests MAKEFILE_DIR:=$(BASE_DIR)/makefiles DATA_DIR:=$(BASE_D…
29 июн '10 в 22:11
2 ответа

Создать make-файл для нескольких ОС, этот make (ext?) Не работает?

У меня есть рабочий make-файл, который собирается с mingw32. Теперь я переименовал этот make-файл в Makefile.w32 (источник -> http://pastie.org/319964). Теперь у меня есть Makefile со следующим. Проблема в том, что он не создает мой источник all: ma…
20 ноя '08 в 20:59
1 ответ

Включить Makefile и Echo переменные в несколько Makefile

Внутри Makefile, который мне недавно пришлось посмотреть, он включает include $(MAKERULES) Теперь для меня, я думаю, что где-то в начале make-файла MAKERULES = xyz но это не так. Так что я распечатаю MAKERULES test: @echo "Rules: $(MAKERULES)" Тогда…
08 авг '18 в 22:05
0 ответов

Странное поведение после рекурсивного вызова другого make-файла

У меня есть основной make-файл в корневом каталоге моего проекта. В каталоге include есть другой make-файл. Второй make-файл использует ключевое слово include для вызова некоторых других make-файлов в других проектах, которые я не контролирую. Я не …
27 июл '12 в 20:06
3 ответа

Как я проверяю зависимости при вызове sub-make для сборки, когда есть изменения?

Если у меня есть make-файл, который вызывает другой make-файл, как мне получить основной make-файл, чтобы правильно проверить, изменились ли зависимости подчиненного make-файла? Например, если у меня есть правило server: @cd $(SERVERDIR) && …
17 фев '09 в 13:51
0 ответов

Как вызывать суб-make-файлы без жесткого кодирования их путей?

У меня есть структура папок, например, так: ./Makefile ./template ./template/Makefile ./template/html/ ./template/html/Makefile ./template/latex/ ./template/latex/Makefile ./template/latex/foo/ ./template/latex/foo/Makefile ./template/latex/bar/ ./t…
24 ноя '15 в 14:56
2 ответа

Есть ли отладчик Make? Мне нужно выяснить чужой make-файл

Мне нужно добавить некоторые возможности в очень сложный, многоуровневый make-файл (множество включаемых файлов, множество целей, множество переменных), который был написан кем-то, кто, конечно, больше не работает в компании. Здесь есть люди, которы…
10 сен '10 в 21:31
2 ответа

Сложное выполнение команды в Makefile

У меня есть запрос на выполнение сложной команды в make-файле текущей системы. В настоящее время я использую команду оболочки в make-файле для выполнения команды. Однако моя команда терпит неудачу, поскольку она представляет собой комбинацию множест…
20 мар '13 в 06:53
2 ответа

Вызов make изнутри make-файла

У меня есть Makefile, который отлично работает из новой оболочки, то есть: make -C /dir/ Однако, если я вызываю этот Makefile из другого Makefile, он завершается ошибкой из-за некоторых сложных проблем с зависимостями. Make ясно знает вложенные вызо…
20 фев '13 в 01:00
2 ответа

Как включить общий модуль в 2 разных приложения (Android)

Мне нужна небольшая помощь с make-файлами Android. Есть один общий модуль для 2 моих приложений. Я планировал иметь make-файл для общего модуляcommon.mk и включить его в оба моих приложения. Как это: app1: ===== main.c Android.mk ... ... include ../…
02 июл '14 в 13:00
0 ответов

Неожиданное поведение от вызова make (windows) под-nmake

Создаю make-файл для сборки openssl для Windows, и я сталкиваюсь с тем, что меня озадачило. Я хочу, чтобы он был построен с одним вызовом, предоставляя платформу для сборки. Существует родительский make-файл, который вызывает суб-make с набором неск…
03 фев '15 в 16:47
1 ответ

Разный make-файл для каждой архитектуры - Android NDK

Я нацеливаюсь на более чем одну архитектуру с моим кодом c/ C++, скомпилированным с NDK, проблема в том, что мне нужно иметь четкую организацию моих файлов make, я также должен установить одну и ту же переменную среды по-разному в зависимости от арх…
02 авг '12 в 18:13
1 ответ

Как перезаписать переменную в make-файле из терминала

Я создал простой make-файл, т.е. COMMON=hello all: gcc $(COMMON).c -o $(COMMON).o Каталог, в котором я запускаю make-файл, содержит три файла: hello.c add.c multiply.c factorial.c и subtraction.c. Когда я собираю это в терминале, используя make кома…
09 июл '12 в 10:02
2 ответа

Как динамически переименовать объектный файл в make-файле

Я очень очень плохо знаком с makefiles. Самая сложная задача, которую я делал раньше, заключалась в том, чтобы включить новые.h и и.cpp или.c в уже созданные make-файлы. Мне нужно перенести процесс компиляции проекта из Visual Studio в gcc, и для эт…
25 апр '11 в 14:32
1 ответ

Параллельное создание - подпроекты вызываются несколько раз

На вопрос уже дан ответ на уровне файлов. Но у меня есть более крупный проект, который имеет довольно много межпроектных зависимостей (вызванных заголовками DBus, которые генерировались динамически). Я создал следующий пример ( файлы примеров в виде…
26 окт '16 в 09:59
2 ответа

Как сделать один make-файл, который применяет одну и ту же команду к подкаталогам?

Для ясности, я запускаю это на Windows с GnuWin32 make, У меня есть набор каталогов с файлами уценки на нескольких разных уровнях - теоретически они могут быть в узлах ветвления, но я думаю, что в настоящее время они находятся только в конечных узла…
08 июл '18 в 12:56
0 ответов

Makefile включает файл для тех же целей

У меня большой проект, использующий рекурсивный Make. Хотя почти все Makefiles одинаковы. Я в основном строю все объектные файлы в одном каталоге, как это: $(OBJ)/%.o: %.c $(COMPILE) ${INCLUDES} -c $< -o $@ $(OBJ)/%.o: %.cpp ${CXX} ${INCLUDES} ${…
19 сен '12 в 20:43
1 ответ

Как создать Make-файлы, где цель зависит от нескольких сборок Linux

У меня есть проект на основе Make, где для цели верхнего уровня требуется несколько двоичных файлов vmlinux (ядра linux) в качестве предварительных условий, поэтому это выглядит примерно так: all: bigfile bigfile: bigfile.cfg a/vmlinux b/vmlinux c/v…
31 авг '12 в 13:46