Как разделить память (SDRAM) между HPS и FPGA в Cyclone-V?

Question

Я хочу разделить память между HPS и FPGA в Cyclone-V. Я создал экземпляр интерфейса "sdram_slave" в Qsys(Platform Designer) с помощью avalon master и всего остального. Я хочу отправить base_address памяти в SDRAM от HPS к FPGA, чтобы FPGA могла читать те же данные. Проблема, с которой я столкнулся, заключается в том, что HPS имеет 1 ГБ SDRAM(т. Е. 2 ​​^30 - 1073741824 адресных ячеек), но у меня адрес моей памяти намного больше, чем этот (что-то вроде -3196356160-2^32). Как это возможно? Как я могу отправить правильный base_address памяти, который я хочу поделиться с FPGA, который находится в диапазоне от 0 до 2^30?

Вот мой код,

#define soc_cv_av

#include <stdio.h>
#include <unistd.h>
#include <fcntl.h> 
#include <sys/mman.h> 
#include "hwlib.h" 
#include "socal/socal.h"
#include "socal/hps.h" 
#include "socal/alt_gpio.h"
#include "hps_0.h"

#define HW_REGS_BASE 0xFF200000
#define HW_REGS_SPAN 0x00200000
int fd;

void* axi_lw_virtual_base;

int main (){

    if( (fd=open("/dev/mem",(O_RDWR|O_SYNC)) ) == -1 ){
        printf("Error Could not open file /dev/mem\n");
        return 1;
    }

    axi_lw_virtual_base=mmap(NULL,HW_REGS_SPAN,(PROT_READ|PROT_WRITE),MAP_SHARED,fd,HW_REGS_BASE);
    if(axi_lw_virtual_base == MAP_FAILED){
        printf("AXI_LW Error Memory-Mapping Failed\n");
        close(fd);
        return 1;
    }
    //-------------------------------------------
    volatile char arr[8192];
    int i=0;
    for(i=0; i<8192; i++){
        arr[i] = (char)(65+i%25);
    }

    void *arr_base = &arr;
    printf("%u\n", arr_base); // outputs something in range of 3196356160 <--

    return 0;
}

Answer 1

Вы должны установить бит 4 в регистре конфигурации L3 на 0xFF800000.

Этот бит включает мост Lightweight HPS - FPGA AXI в основном пользовательском пространстве. Как только этот бит установлен, вы можете получить доступ к пространству памяти FPGA через шину.

Обратите внимание, что облегченная шина отображается в 0xFF200000 в пространстве памяти HPS. Это означает, что ваши адреса FPGA будут переназначены поверх этого адреса при доступе с HPS.

См. Информацию об адресном пространстве Cyclone V HPS в Техническом справочном руководстве Cyclone V Hard Processor System, глава "Адресные пространства HPS".