Verilog код сети на кристалле

Question

Я написал и смоделировал код Verilog в ISE Project Navigator 2013. Это модель RTL, которая описывает маршрутизаторы, буферы и каналы сети на кристалле.

1. какое устройство лучше для синтеза и реализации?
2. Как я могу получить статическое и динамическое энергопотребление, задержку передачи пакетов, площадь и другие факторы, которые указывают на производительность сети, с помощью ISE Project Navigator?

Answer 1

Вопрос очень открытый, поэтому я постараюсь дать как можно более общий ответ.

Теперь вы сказали, что у вас есть код для маршрутизатора NOC в ISE. Это будет означать, что вы или разработчик имеете приблизительное представление о частоте, с которой должна работать внутренняя логика / система. Максимальная тактовая частота вашего целевого устройства будет одним из ключевых параметров, которые вам необходимо проверить. Если ваш проект работает на частоте около 150-200 МГц и соответствующим образом конвейеризован (небольшие мультиплексоры, не более 2-3 уровней логики между этапами конвейеризации), тогда должно подойти практически любое из доступных в настоящее время семейств устройств как от Xilinx, так и от Altera.,

Следующим важным соображением является внешняя связь. Нужен ли вашему дизайну высокоскоростное последовательное соединение с внешним устройством? Если это так, то вам нужно выбрать устройство со встроенным высокоскоростным IP-адресом SERDES. Это тогда ограничит ваш выбор устройств.

Другим фактором, который следует учитывать, является интерфейс с внешней SDRAM или RLDRAM. Если ваш дизайн должен взаимодействовать с такими внешними устройствами, то вам нужно выбрать устройство, которое поддерживает либо через softcore, либо через Megafunction (Altera), либо через жесткий IP-блок.

Наконец, вам нужно взглянуть на вашу логику использования. Вы хотите выбрать устройство, которое будет достаточно большим, чтобы удовлетворить ваши требования, если только ваш дизайн не является частью более крупного проекта, и нет модулей, которые будут разработаны позже и будут располагаться рядом с вашим NOC. Вы должны были бы сделать грубое предположение о количестве LE /LUT, которые потребуются вашему дизайну, и выбрать устройство на 50% больше этого. Затем вы можете запустить пробный синтез и проверить, верны ли ваши оценки. Если они есть, и ваше устройство используется менее чем на 50%, вы можете перейти к меньшему устройству по мере необходимости.

Есть также несколько других соображений, таких как количество операций ввода-вывода, наличие диспетчера PLL/Clock, который может повлиять на выбор устройства.