Verilog несколько проверок при назначении

Question

Я не могу понять, почему в этом коде есть ошибка синтаксиса:

mem_check_msk = (membytes[i] == 3) ? 32'h00ffffff : 
                (membytes[i] == 2) ? (mempa[i][1:0] == 2'b00) ? endianess ? 32'hffff0000 : 32'h0000ffff :       
                (membytes[i] == 1) ? (mempa[i][1:0] == 2'b00) ? endianess ? 32'hff000000 : 32'h000000ff :
                                     (mempa[i][1:0] == 2'b01) ? endianess ? 32'h00ff0000 : 32'h0000ff00 :
                                     (mempa[i][1:0] == 2'b10) ? endianess ? 32'h0000ff00 : 32'h00ff0000 :
                                     (mempa[i][1:0] == 2'b11) ? endianess ? 32'h000000ff : 32'hff000000 : 
                32'hffffffff;

Жалуется на ';' в конце. Просто не могу понять, где я не прав

Answer 1

Как указано в комментариях было 13 ? и только 11 : Проблема исправлена.