Соедините стек плат Parallela и RPI через FPGA и контакты 1/0
Я хочу соединить мои Pi и Parallella таким образом, чтобы Pi выполнял роль графического процессора, а стек Parallella управлялся третьим Parallella.
Я думаю, что лучший способ сделать это через FPGA. Это возможно и хороший способ сделать это?
Кроме того, какую структуру я должен использовать и как начать ее реализацию?
Я немного знаю VHDL и Verilog и не хочу использовать платное программное обеспечение.
Я очень хочу учиться и у меня много времени, чтобы сделать это, хотя никаких "простых, но плохих решений" нет.
Я буду загружать проект на Git, когда закончите
1 ответ
Решение зависит от требований к пропускной способности и задержке. Вы правы в том, что FPGA обеспечивает наибольшую пропускную способность и минимальную задержку. Тем не менее, вам действительно нужны такие хорошие показатели? Может быть, USB или Ethernet соединения достаточно хороши.
Для решения FPGA рассмотрите вторичное pi и параллеллу как два периферийных устройства для первичного pi и назначьте для них разные адресные пространства. Связь между тремя устройствами основана на опросе, инициированном первичным пи. FPGA должна передавать сигналы по шине данных / адресов двум периферийным устройствам с совместимой синхронизацией ввода / вывода. Периферийные устройства рассматривают FPGA как ОЗУ и должны прислушиваться к любым данным / элементам управления с максимальным усилием. FPGA должна буферизовать данные / контрольные сигналы, если периферийные устройства не могут отвечать в режиме реального времени.
В целом, это очень тяжелая работа. Я хотел бы увидеть исходный код, если решение FPGA работает.