Описание тега synopsys-vcs
Симулятор Synopsys VCS Verilog
Из Википедии:
Первоначально разработанный Джоном Сангинетти, Питером Эйхенбергером и Майклом Макнамарой в рамках стартапа Chronologic Simulation, VCS (Verilog Compiled code Simulator) был приобретен Synopsys, где разработка продолжалась. Благодаря стратегическому решению о поддержке SystemVerilog (вместо SystemC) и приобретению Superlog (предшественника SystemVerilog) Synopsys/VCS стал первым симулятором SystemVerilog на рынке. Также поддерживает моделирование проектов, написанных на VHDL.