Описание тега modelsim
ModelSim - популярный симулятор и среда отладки для VHDL, Verilog и SystemC. Он используется в автоматизации проектирования электроники для разработки и проверки электронных (в основном цифровых) модулей и систем для реализации на программируемых вентильных массивах или интегральных схемах.
ModelSim - это продукт компании Mentor Graphics для моделирования систем, написанных на одном из языков описания оборудования (HDL) VHDL или Verilog или на языке моделирования системного уровня SystemC.
В зависимости от лицензии ModelSim предлагает все или часть следующих функций:
- Редактор исходного кода
- Компилятор
- Симулятор
- Средство просмотра сигналов
- Интерактивная отладка, такая как точки останова, пошаговое выполнение и т. Д.
- Анализ трассировки сигналов (потока данных)
- Анализ покрытия кода
- Анализ функционального покрытия
- Управление файлами проекта
ModelSim объединяет эти функции в едином настраиваемом графическом интерфейсе пользователя, однако он также может быть написан с помощью сценариев на языке Tcl и управляться с помощью параметров командной строки, что позволяет автоматизировать задачи моделирования и проверки.