Описание тега iverilog
ʻIverilog` - компилятор, который переводит исходный код Verilog в исполняемые программы для моделирования или другие форматы списков соединений для дальнейшей обработки.
iverilog- это компилятор, который переводит исходный код Verilog в исполняемые программы для моделирования или другие форматы списков соединений для дальнейшей обработки. В настоящее время поддерживаются цели vvp для моделирования и fpga для синтеза. Другие целевые типы добавляются по мере реализации генераторов кода.
- Официальный сайт: http://iverilog.icarus.com/
- Исходный код: https://github.com/steveicarus/iverilog