Описание тега active-hdl
ALDEC Active-HDL™ - это интегрированное решение для создания и моделирования проектов FPGA на базе Windows® для командных сред. Интегрированная среда проектирования Active-HDL (IDE) включает полный HDL и набор инструментов графического проектирования, а также симулятор смешанного языка на уровне RTL и шлюзов для быстрого развертывания и проверки проектов FPGA.
ALDEC Active-HDL обеспечивает
- Управление проектом
- Вход в графический / текстовый дизайн
- Моделирование и отладка
- Документация в HTML/PDF
для проектирования ПЛИС с использованием смешанных языков HDL с общим многоязычным симулятором ядра (VHDL, Verilog, SystemVerilog (Design), SystemC).
Этот тег предназначен для вопросов, касающихся уникальных функций Active-HDL.