4 вопроса об архитектуре процессора. (Компьютерная инженерия)

Question

Наши учителя задали нам около 50 истинных ложных вопросов при подготовке к нашему итоговому экзамену. Я мог бы найти ответ для большинства из них онлайн или спросив родственника. Однако эти четыре вопроса сводят меня с ума. Большинство из этих вопросов не так уж и сложны, я просто не могу получить ни одного удовлетворительного ответа. Извините, оригинальный вопрос написан не по-английски, я должен был их перевести сам. Если ты чего-то не понимаешь, пожалуйста, скажи мне. Спасибо!

Правда или ложь

1. Размер обрабатываемого адреса процессором определяет размер виртуальной памяти. Однако размер кеша памяти не зависит.
2. Долгое время технология DRAM оставалась несовместимой с технологией CMOS, используемой для выполнения стандартной логики в процессоре. По этой причине память DRAM (в большинстве случаев) используется вне процессора (на другом чипе).
3. Разбиение на страницы позволяет соответствовать нескольким виртуальным адресным пространствам одному и тому же пространству физической адресации.
4. Ассоциативная кэш-память с наборами в 1 строку является полностью ассоциативной кэш-памятью, поскольку один блок памяти может входить в любой набор, поскольку каждый набор имеет тот же размер, что и блок.

Answer 1

1. "Управляемый адрес" не является термином искусства. У вас есть m-битное отображение виртуального адреса на n-битный физический адрес. Да, кэш может иметь любой размер вплоть до размера физического адреса, но обычно он намного меньше. Обратите внимание, что строки кэша помечены битами виртуального или, как правило, физического адреса, соответствующими максимальному виртуальному или физическому диапазону адресов машины.

2. Да, процессы DRAM и логические процессы каждый настроены для разных целей и включают в себя разные этапы процесса (например, разные материалы и толщины для прокладки стеков / траншей конденсатора DRAM), и исторически вы не строили процессоры в процессах DRAM (кроме Mitsubishi M32RD) ни DRAM в логических процессах. Исключение составляет так называемая eDRAM, которую IBM любит использовать для своих процессов SOI, и которая используется в качестве кэша последнего уровня в микропроцессорах IBM, таких как Power 7.

3. "Разбиение на страницы" - это то, что мы называем выпуском фида, так что вывод текста начинается в верхней части следующей страницы. "Пейджинг", с другой стороны, иногда является синонимом управления виртуальной памятью, с помощью которого виртуальный адрес (на каждой странице) отображается на физический адрес. Если вы настраиваете свои таблицы страниц именно так, это позволяет нескольким виртуальным адресам (фактически, виртуальным адресам из виртуальных адресных пространств разных процессов) сопоставлять один и тот же физический адрес и, следовательно, одно и то же местоположение в реальной ОЗУ.

4. "Ассоциативная кэш-память с наборами в 1 строку является полностью ассоциативной кэш-памятью, поскольку один блок памяти может входить в любой набор, поскольку каждый набор имеет тот же размер, что и блок".

Хм, это странный вопрос. Давайте разберемся с этим. 1) Вы можете иметь кэш с прямым отображением, в котором адрес отображается только на одну строку кэша. 2) Вы можете иметь полностью ассоциативный кеш, в котором адрес может отображаться на любую строку кеша; есть что-то вроде структуры тегов CAM (адресная память содержимого), чтобы найти, какая строка соответствует адресу. Или 3) у вас может быть n-образный набор ассоциативного кэша, в котором у вас есть, по сути, n наборов кешей с прямым отображением, и данный адрес может отображаться на одну из n строк. Существуют и другие, более эзотерические организации кеша, но я сомневаюсь, что их учат.

Итак, давайте разберем утверждение. "Ассоциативная кеш-память". Хорошо, что исключает прямые отображенные кэши. Таким образом, мы остаемся с "полностью ассоциативными" и "ассоциативными n-way set". Имеет наборы из 1 строки. Итак, если оно установлено ассоциативно, то вместо чего-то традиционного, например, 4-х сторон х 64 линии / путь, это n-х путей х 1 линия / путь. Другими словами, это полностью ассоциативно. Я бы сказал, что это верное утверждение, за исключением того, что термин "искусство" является "полностью ассоциативным", а не "полностью ассоциативным".

Имеет смысл?

Счастливого взлома!

Answer 2

1. Не существует априорного верхнего или нижнего предела размера кэша, хотя в реальном приложении определенные размеры, конечно, имеют больший смысл, чем другие.
2. Я не знаю ни о какой несовместимости. Причина, по которой мы используем SRAM в качестве встроенного кэша, заключается в том, что он работает быстрее.
3. Может быть, вы можете заставить MMU отображать разные виртуальные адреса в одном и том же физическом местоположении, но обычно это используется наоборот.
4. Я не понимаю вопроса.

Answer 3

1. Правда, более или менее (это зависит от точности вашего перевода, я думаю:)) Количество бит в адресах устанавливает верхний предел пространства виртуальной памяти; Вы, конечно, можете не использовать все биты. Размер кеша памяти зависит от того, сколько фактической памяти установлено, которая является независимой; но, конечно, если у вас было больше памяти, чем вы могли бы адресовать, то она по-прежнему не может быть использована.

2. Почти наверняка ложь. У нас есть оперативная память на отдельных чипах, так что мы можем установить больше, не собирая новый компьютер и не заменяя процессор.