Какой смысл ECC на уровне кэша без ECC на уровне ОЗУ?

Question

Это появилось в сделке выбора части. Некоторые ARM Mcu имеют ECC на уровне кэша, но не ECC на уровне RAM. Кажется, что любая система, защищенная ECC, настолько сильна, насколько слабее ее звено. Есть ли обоснование только для ECC на уровне кеша, которого мне не хватает?

Answer 1

Странно! Вы правы в том, что сечение ошибок DRAM обычно больше, чем на кристалле, поэтому DRAM является "самым слабым звеном". (Предполагая, что у вас большой объем оперативной памяти.)

Одним из возможных объяснений может быть то, что они используют встроенную в микросхему ECC для повышения урожайности, а не непосредственно для повышения устойчивости. ECC в кэшах может использоваться, чтобы допускать постоянные ошибки в битах SRAM кеша, например, позволяя отгрузить продукт с включенным кешем.