Проходя два разных сигнала через общие ворота NAND дважды

Question

Два сигнала X & Y дважды проходят через общие вентили NAND, т.е.

 (X NAND Y) ---> NAND GATE

Алгебраически решение приходит следующим образом:

=(X NAND Y) NAND (X NAND Y)
=(X•Y)' NAND (X•Y)'
=[(X•Y)' • (X•Y)']'

Теперь из закона булевой алгебры де Моргана,

=(X•Y)'' + (X•Y)''
=(X•Y) + (X•Y)
= X•Y

Теперь, если X=1 и Y = 0,

 X•Y = 1•0 = 0 (Ans.)

Согласно определению логического элемента NAND, если все сигналы, проходящие через элемент NAND, имеют низкий уровень, т. Е. 0, выходной сигнал равен 1. Если какой-либо сигнал имеет высокий уровень, т. Е. 1, выходной сигнал равен 0. Из этого,

 (1 NAND 0) NAND (1 NAND 0)
=0 NAND 0
=1 (Ans.)

Из двух методов мы получаем два разных результата. Пожалуйста, скажите мне, какой из них принят, а также, если есть какой-либо недостаток.

Answer 1

Вы делаете неправильно булеву артхаматику

из твоего вопроса

определение логического вентиля NAND, если все сигналы, проходящие через вентиль NAND, имеют низкий уровень, т. е. 0, выход равен 1.

это неправильное утверждение.

Почему вы запутались в NAND Logic

Вы упоминаете выше в вопросе

(X NAND Y) = (X•Y)'

тогда почему вы должны использовать неправильное определение (или другое определение).

следовательно

(1 NAND 0) NAND (1 NAND 0) = 1 NAND 1 = 0 (Ответ.) // но вы написали 0 NAND 0 = 1

Узнайте больше о NAND Logic

Answer 2

Определение логического элемента NAND, которое гласит: " Если все входные сигналы равны 0, выходной сигнал равен 1. Если какой-либо сигнал равен 1, выходной сигнал равен 0 ", неверно. Правильное объяснение логических элементов NAND исходит из алгебраической формы:

   X NAND Y
= (X • Y)'
=  X' + Y' ----> (From De'Morgan's law)

Спасибо @AxelKemper за помощь в достижении этого заключения.