MSP432p401r: Каковы возможные входные данные для CTLW0->BRW?

Question

MSP432p401r: Каковы возможные входные данные для CTLW0->BRW?

Проект, над которым я работаю, включает в себя i2c. Я просматриваю таблицы и не могу найти, как использовать настройку предварительного масштабирования, BRW. Раздел в этом реестре мне ничего не говорит. Здесь вверху страницы 982. Как этот регистр влияет на частоту SCL?

Любая помощь будет принята с благодарностью!

0

msp430 code-composer msp432

Источник

user9053648 11 дек '18 в 08:23

1 ответ

Решение

Другие вопросы по тегам msp430 code-composer msp432

user11654 11 дек '18 в 15:45 2018-12-11 15:45 · Accepted Answer · 2018-12-11 15:45

Раздел 26.3.6 связанного руководства гласит:

16-битное значение UCBRx в регистре UCBxBRW является коэффициентом деления источника синхронизации eUSCI_B, BRCLK. […] Частота BITCLK определяется как:
f_BitClock = f_BRCLK/ UCBRx
Минимальные периоды высокого и низкого уровня генерируемого SCL:
t_{LOW, MIN} = t_{HIGH, MIN} = (UCBRx / 2) / f_BRCLK, когда UCBRx является четным
t_{LOW, MIN} = t_{HIGH, MIN} = ((UCBRx - 1) / 2) / f_BRCLK, когда UCBRx нечетно