mex компилирует сгенерированные файлы
У меня есть код verilog, который я компилирую, используя verilator. Кроме того, я написал тестовый стенд на C++ (основная функция), и я могу делать симуляции полностью на C++.
В данный момент я пытаюсь запустить эту симуляцию через matlab (потому что я хочу передать некоторые данные между matlab и моей моделью C++/verilog). для этого я внес несколько изменений в основную функцию C++ и изменил ее до "mexFunction()" для принятия mex-правил в matlab. Я уверен, что мой код правильный (это очень простой код), однако я не могу скомпилировать проект, используя mex. Ниже вы можете увидеть сценарий оболочки, который я использую для компиляции кода C++
g++ -I. -MMD -I/usr/share/verilator/include -I/usr/share/verilator/include/vltstd -DVL_PRINTF=printf -DVM_COVERAGE=0 -DVM_SC=0 -DVM_TRACE=1 -faligned-new -Wno-sign-compare -Wno-uninitialized -Wno-unused-but-set-variable -Wno-unused-parameter -Wno-unused-variable -Wno-shadow -c -o module.o ../module.cpp
g++ -I. -MMD -I/usr/share/verilator/include -I/usr/share/verilator/include/vltstd -DVL_PRINTF=printf -DVM_COVERAGE=0 -DVM_SC=0 -DVM_TRACE=1 -faligned-new -Wno-sign-compare -Wno-uninitialized -Wno-unused-but-set-variable -Wno-unused-parameter -Wno-unused-variable -Wno-shadow -c -o verilated.o /usr/share/verilator/include/verilated.cpp
g++ -I. -MMD -I/usr/share/verilator/include -I/usr/share/verilator/include/vltstd -DVL_PRINTF=printf -DVM_COVERAGE=0 -DVM_SC=0 -DVM_TRACE=1 -faligned-new -Wno-sign-compare -Wno-uninitialized -Wno-unused-but-set-variable -Wno-unused-parameter -Wno-unused-variable -Wno-shadow -c -o verilated_vcd_c.o /usr/share/verilator/include/verilated_vcd_c.cpp
g++ -I. -MMD -I/usr/share/verilator/include -I/usr/share/verilator/include/vltstd -DVL_PRINTF=printf -DVM_COVERAGE=0 -DVM_SC=0 -DVM_TRACE=1 -faligned-new -Wno-sign-compare -Wno-uninitialized -Wno-unused-but-set-variable -Wno-unused-parameter -Wno-unused-variable -Wno-shadow -c -o Vmodule__ALLcls.o Vmodule__ALLcls.cpp
g++ -I. -MMD -I/usr/share/verilator/include -I/usr/share/verilator/include/vltstd -DVL_PRINTF=printf -DVM_COVERAGE=0 -DVM_SC=0 -DVM_TRACE=1 -faligned-new -Wno-sign-compare -Wno-uninitialized -Wno-unused-but-set-variable -Wno-unused-parameter -Wno-unused-variable -Wno-shadow -c -o Vmodule__ALLsup.o Vmodule__ALLsup.cpp
ar r Vmodule__ALL.a Vmodule__ALLcls.o Vmodule__ALLsup.o
ranlib Vmodule__ALL.a
g++ module.o verilated.o verilated_vcd_c.o Vmodule__ALL.a -o Vmodule
Я не могу преобразовать этот сценарий оболочки, чтобы запустить его, используя mex команду Matlab.
Я был бы очень признателен, если бы кто-нибудь посоветовал мне, как мне поступить с этим.