Отображение адресов архитектуры памяти Nehalem

Question

С учетом 2-процессорного сервера Nehalem Xeon с 12 ГБ ОЗУ (6x2 ГБ), как адреса памяти отображаются на модули физической памяти?

Я думаю, что на одном процессоре Nehalem с 3 одинаковыми модулями памяти адресное пространство будет распределяться по модулям, чтобы обеспечить лучшую пропускную способность памяти. Но с каким размером полосы? И как второй процессор (+ память) меняет эту картину?

Answer 1

Intel не очень ясно об этом, вы должны копаться в их жесткой технической документации, чтобы узнать все детали. Вот мое понимание. Каждый процессор имеет встроенный контроллер памяти. Некоторые Nehalems имеют трехканальные контроллеры, некоторые имеют двухканальные контроллеры. Каждый модуль памяти назначен одному из процессоров. Тройной канал означает, что доступы чередуются между тремя банками модулей, двухканальный = двумя банками.

Конкретный шаблон чередования в некоторой степени настраивается, но, учитывая его дизайн, почти неизбежно, что вы получите в результате 64- 256-байтовые полосы.

Если один из процессоров хочет получить доступ к памяти, которая подключена к IMC какого-либо другого процессора, доступ проходит через оба процессора и несет дополнительную задержку.