Создание задержки в Verilog, которая может быть синтезирована

Question

Я пытаюсь создать задержку, которая будет синтезировать, а не просто работать в моей симуляции. Задержка должна составлять 1,439548 мс или как можно ближе к этой точности. Я использую Lattice Diamond и 7000HE FPGA MACHX02. Задержка используется для ожидания указанного времени, необходимого между транзакциями данных. До сих пор я использую внутренний генератор для запуска отдельного счетчика, который используется для выброса моих данных по одному биту за определенный промежуток времени (с использованием 2,15 МГц при скорости 38400 бод). Нужно ли использовать другие часы / счетчик для моей задержки? Если да, кто-нибудь знает, как определить и использовать часы с этой платой? Я очень смущен, и это последнее требование для моей программы. Любая помощь приветствуется.

Answer 1

Использовал внутренний генератор и счетчик, чтобы получить правильную задержку. Значение счетчика определялось временем, необходимым для вывода моих 40 бит данных на частоте 2,15 МГц.