Поддерживают ли ядра Airmont инструкции по SIMD для Knight's Landing Xeon Phi?

Question

Поддерживают ли ядра Airmont инструкции по SIMD для Knight's Landing Xeon Phi?

Согласно источнику на странице Википедии на чипе Knight's Landing, у него есть ядра Airmont. Согласно этой странице, эти ядра поддерживают инструкции SSE4.2, то есть инструкции SIMD в регистрах SIMD. Это действительно так? Если да, то какова на самом деле максимальная ширина, скажем, арифметических инструкций для этих ядер Airmont? (В пересчете на общую ширину регистра или ширину полосы или элемента в регистре х количество полос).

0

simd sse instruction-set xeon-phi knights-landing

Источник

user1593077 16 мар '17 в 22:09

1 ответ

Решение

Другие вопросы по тегам simd sse instruction-set xeon-phi knights-landing

user253056 17 мар '17 в 07:58 2017-03-17 07:58 · Accepted Answer · 2017-03-17 07:58

Каждое ядро имеет два векторных модуля, которые, как и 512-битный AVX-512, также поддерживают все варианты SSE (конечно, на 128 битах), а также AVX / AVX2 (на 256 битах).

512-битные регистры ZMM могут использоваться в качестве 256-битных регистров AVX (YMM) или 128-битных регистров SSE (XMM). Если вы хотите что-то сделать с 8- или 16-битными векторными элементами, хотя вы ограничены SSE/AVX2, так как поддержка AVX-512BW отсутствует.